JP9251785

Publication Title:

NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE

Abstract:

Abstract of JP9251785

PROBLEM TO BE SOLVED: To provide a memory device suitable for high integration by minimizing a circuit scale of a column system circuit. SOLUTION: This device is provided with flip-flop circuits FF1, FF2 of which the number is set to (m), a verifying circuit verifying written data after data is written in a memory cell, and a transistor Qn 5 for detecting en block finish of writing judging whether writing is performed again or not during verifying, when the number of data of multi-values by which writing data for a memory cell is latched and writing data from a memory cell is sense-latched is assumed to 2<m> =n (m is natural number of 2 or more). And the transistor Qn 5 for detecting en bloc is controlled by updated writing data in accordance with the writing result of verifying of the flip-flop circuit FF1 during verifying.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-251785

(43)公開日 平成9年(1997)9月22日

(51) Int.Cl.⁶

識別記号 庁内整理番号 \mathbf{F} I

技術表示箇所

G11C 16/04

G11C 17/00

308

審査請求 未請求 請求項の数15 OL (全 59 頁)

(21)出願番号 特願平8-61443

(22)出願日 平成8年(1996)3月18日 (71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 竹内 健

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1番地 株


式会社東芝研究開発センター内

(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 カラム系回路の回路規模を小さくして、高集 積化に適した不揮発性半導体記憶装置を提供すること。 【解決手段】 メモリセルへの書き込みデータをラッ チ、およびメモリセルからの読み出しデータをセンス・ ラッチする、多値のデータの数を2ª (mは2以上の自 然数) = n値としたとき、その数がm個に設定されたフ リップフロップ回路FF1、FF2と、メモリセルヘデ ータを書き込んだ後、書き込まれたデータを検証するべ リファイ回路と、ベリファイ中、再度、書き込みを行う か否かを判断する書き込み終了一括検知トランジスQn 5とを具備する。そして、一括検知トランジスQn5 を、ベリファイ中に、フリップフロップ回路FF1の、 ベリファイ読み出し結果に応じて、更新されていく書き 込みデータによって制御する。



【特許請求の範囲】

【請求項1】 多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイ

前記メモリセルへデータを書き込むとき、前記メモリセルへの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を2[®] (mは2以上の自然数)=n値としたとき、その数がm個に設定されたデータラッチ・センスアンプ回路を含むビット線制御回路と、

前記データラッチ・センスアンプ回路と前記メモリセルとを互いに接続し、前記メモリセルへデータを書き込むとき、前記データラッチ・センスアンプ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データラッチ・センスアンプ回路へ前記読み出しデータを導くビット線と、

前記メモリセルへデータを書き込むとき、前記データラッチ・センスアンプ回路にラッチされた書き込みデータに応じて、前記多値のデータに応じた書き込み制御電圧を選び、選ばれた書き込み制御電圧をビット線に与える書き込み回路と、

前記メモリセルへデータを書き込んだ後、前記書き込ま れたデータが所望のデータの記憶状態になっているか否 かを確認するベリファイ回路とを具備することを特徴と する不揮発性半導体記憶装置。

【請求項2】 電気的書き替えが可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルに接続されたビット線を該メモリセルを 介して充電し、かつメモリセルの多値データを多値レベ ルの電位としてビット線に出力するしきい値検出手段 と、

前記しきい値検出手段によって充電された多値レベルの ビット線電位をセンスするセンスアンプと、

メモリセルに書き込むデータを保持する第1、第2、 …、第mのデータ回路と、

前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認するために前記し きい値検出手段を用いる書き込みベリファイ手段と、

前記データ回路の内容とメモリセルの書き込み動作後の 状態から書き込み不十分のメモリセルに対してのみ再書 き込みを行うように、データ回路の内容を一括更新する データ更新回路から成るデータ回路内容一括更新手段と を備え、

前記データ更新回路は1つのデータ回路の内容を参照することを特徴とする不揮発性半導体記憶装置。

【請求項3】 電気的書き替えが可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配

置されたメモリセルアレイと、

前記メモリセルに接続されたビット線を該メモリセルを 介して充電し、かつメモリセルの多値データを多値レベ ルの電位としてビット線に出力するしきい値検出手段 と

前記しきい値検出手段によって充電された多値レベルの ビット線電位を参照電圧を比較することでビット線電位 をセンスするセンスアンプと、

メモリセルに書き込むデータを保持する第1、第2、 …、第mのデータ回路と、

前記メモリセルの書き込み動作後の状態が所望のデータの記憶状態になっているか否かを確認するために前記しきい値検出手段を用いる書き込みベリファイ手段と、前記データ回路の内容とメモリセルの書き込み動作後の状態から書き込み不十分のメモリセルに対してのみ再書き込みを行うように、データ回路の内容を一括更新するデータ更新回路から成るデータ回路内容一括更新手段とを備え、

前記データ更新回路は1つのデータ回路の内容を参照 1

前記データ回路内容一括更新手段は、ビット線電位が再書き込みデータとしてセンス、記憶されるよう、メモリセルの書き込み動作後の状態が出力されるビット線、および参照電位をデータ回路の内容に応じて修正し、ビット線電位が修正されるまではデータ回路のデータ記憶状態を保持し、修正されたビット線電位を保持したままデータ回路をセンスアンプとして動作させ、データ回路の内容の一括更新を行い。

データ回路の内容に基づく書き込み動作とデータ回路内容一括更新を、メモリセルが所定の書き込み状態になるまで繰り返しながら行うことにより電気的にデータ書き込みを行うことを特徴とする不揮発性半導体記憶装置。

【請求項4】 前記メモリセルは、メモリセルトランジスタが複数個ずつ直列接続されたNAND型のセルであり、前記NAND型セルの一端は、第1の選択ゲートを介してビット線に接続され、前記NAND型セルの他端は、第2の選択ゲートを介してソース線に接続され、

前記しきい値検出手段は、ソース線電圧を、前記NAN D型セルを介してビット線に転送させてビット線を充電 し、

非選択の制御ゲート電圧及び第1、2の選択ゲート電圧 は、選択されたメモリセルのしきい値でビット線電圧が 決定するように、非選択メモリセル及び第1、2の選択 トランジスタの電圧転送能力を十分高めるように制御さ れることを特徴とする請求項2および請求項3いずれか に記載の不揮発性半導体記憶装置。

【請求項5】 電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルに書き込むデータを保持する第1、第2、

…、第 $m (m \& 2^{(n-1)} < n \le 2^n$ を満たす自然数)の データ回路と、

前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段と、

を備えたことを特徴とする不揮発性半導体記憶装置。

【請求項6】 電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルに書き込むデータを保持する第1、第2、…、第m(mは $2^{(n-1)}$ < n \le 2^n を満たす自然数)のデータ回路と、

前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段と、

前記データ回路の内容とメモリセルの書き込み動作後の 状態から書き込み不十分のメモリセルに対してのみ再書 き込みを行うように、データ回路の内容を更新するデー タ更新回路から成るデータ回路内容一括更新手段とを備 え

前記データ更新回路は1つのデータ回路の内容を参照することを特徴とする不揮発性半導体記憶装置。

【請求項7】 電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルのしきい値電圧を検出するしきい値検出手段と、

メモリセルに書き込むデータを保持する第1、第2、 …、第m (mは $2^{(n-1)}$ < n \le 2^n を満たす自然数) の データ回路と、

前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段とを備え、

前記しきい値検出は、メモリセルのゲート電極に第1の しきい値検出電圧を印加することにより、該メモリセル が "1" 状態であるか、あるいは "2" 又は "3" 又は … "n" 状態であるかを判定し、

更に、メモリセルのゲート電極に第2のしきい値検出電圧を印加することにより、該メモリセルが"1"または"2"状態であるか、あるいは"3"、…、"n"状態であるかを判定するように、

メモリセルのゲート電極に第1、第2、…、第(n-1)のしきい値検出電圧を印加することを特徴とする不揮発性半導体記憶装置。

【請求項8】 電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルに書き込むデータを保持するデータ回路と、 前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段とを備え、

n種類の書き込み状態に書き込みを行う書き込み動作に際し、k (kは2≤k≤nを満たす自然数)種類の書き込み状態に書き込みを行うメモリセルに対してほぼ同時に第1の書き込みを行い、第1の書き込み動作の前あるいは後に、n-k種類の書き込み状態に書き込みを行うメモリセルに書き込みを行うことを特徴とする不揮発性半導体記憶装置。

【請求項9】 "1"状態が消去状態であり、"2"状態、"3"状態、…、"n"状態が書き込み状態であるような、電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルに書き込むデータを保持するデータ回路と、 前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段とを備え、

書き込み時に、n種類の書き込み動作のうち、"3"状態、…、及び"n"状態に書き込みを行うメモリセルにほぼ同時に第1の書き込み動作を行い、前記第2の書き込み動作の前あるいは後に、"2"状態に書き込みを行うことを特徴とする不揮発性半導体記憶装置。

【請求項10】 n値の書き込み状態で、"1"状態、 "2"状態、"3"、…"n"状態の順で書き込みしき い値電圧が大きいことを特徴とする請求項9に記載の不 揮発性半導体記憶装置。

【請求項11】 "1"状態、"2"状態、"3"状態、"、3"状態、"、"状態(nは3以上の自然数)を記憶状態とするような、電気的書き替え可能なn値を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイレ

メモリセルとデータの授受を行う信号線と、

メモリセルから読み出した情報を保持する読み出しデー タ保持回路とを備え、

メモリセルのしきい値が"i"状態とほぼ同様または "i"状態以上であるか、あるいは"i"状態よりも小 さいかを調べる第iの読み出し動作を行い、読み出しデ ータをデータ保持回路に保持し、

その後、メモリセルのしきい値が"j"状態とほぼ同様または"j"状態以上であるか、あるいは"j"状態よりも小さいかを調べる第jの読み出し動作時には、メモリセルのデータが出力した信号線の電位を、前記データ保持回路に保持したデータを参照して変えた後に、信号線の電位をセンスすることを特徴とする不揮発性半導体記憶装置。

【請求項12】 電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルとデータの授受を行う信号線と、

メモリセルに書き込むデータを保持するデータ回路と、

前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段とを備え、

メモリセルの書き込みデータを出力した信号線の電位を 2度以上参照することにより、前記データ回路の内容と メモリセルの書き込み動作後の状態から書き込み不十分 のメモリセルに対してのみ再書き込みを行うように、デ ータ回路の内容を更新することを特徴とする不揮発性半 導体記憶装置。

【請求項13】 電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルのしきい値電圧を検出するしきい値検出手段 と、

メモリセルに書き込むデータを保持するデータ回路と、 前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段とを備え、

前記しきい値検出は、メモリセルのゲート電極に第1の しきい値検出電圧を印加することにより、該メモリセルが"1" 状態であるか、あるいは"2" 又は"3" 又は…、"n" 状態であるかを判定し、

更に、メモリセルのゲート電極に第2のしきい値検出電圧を印加することにより、該メモリセルが"1"または"2"状態であるか、あるいは"3"、…、"n"状態であるかを判定するように、

メモリセルのゲート電極に第1、第2、…、第(n-1)のしきい値検出電圧を印加し、

メモリセルの書き込みデータを出力した信号線の電位を 2度以上参照することにより、前記データ回路の内容と メモリセルの書き込み動作後の状態から書き込み不十分 のメモリセルに対してのみ再書き込みを行うように、デ ータ回路の内容を更新することを特徴とする不揮発性半 導体記憶装置。

【請求項14】 nは4以上であることを特徴とする、 請求項1乃至請求項13いずれか一項に記載の不揮発性 半導体記憶装置。

【請求項15】 電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、

メモリセルに書き込むデータを保持するm個のデータ回 路と

前記メモリセルの書き込み動作後の状態が所望のデータ の記憶状態になっているか否かを確認する書き込みベリ ファイ手段と、

前記データ回路の内容とメモリセルの書き込み動作後の 状態から書き込み不十分のメモリセルに対してのみ再書 き込みを行うように、データ回路の内容を更新するデー タ更新回路から成るデータ回路内容一括更新手段とを備 え、 前記データ更新回路は1つのデータ回路の内容を参照することを特徴とする不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電気的書き換え可能な不揮発性半導体記憶装置(EEPROM)に係わり、特に1つのメモリセルに、1ビットより多い情報を記憶させる多値記憶EEPROMに関する。

[0002]

【従来の技術】EEPROMの大容量化を実現する手法の一つとして、1つのメモリセルにn ($n \ge 3$) 値の情報を記憶させる、多値記憶EEPROMが知られている。例えば、4値記憶式では、4種類のしきい値電圧の1つをそれぞれのセルが有し、これを(0,0)、(0,1)、(1,0)、(1,1)と表される2ビッ

(0,1)、(1,0)、(1,1)と表される2ビットの情報に対応させるものである。

【0003】n値を記憶したメモリセルのデータを読みとるには、セルから読み出したデータを、(n-1)個の基準電圧と比較する。このため、従来、(n-1)個のセンスアンプを必要とした(例えば特開昭61-117796号公報)。

【0004】4値記憶式のEEPROMでは、2値記憶式セルのEEPROMと比べ、メモリセルの記憶密度は2倍となり、メモリセルが占める面積は1/2になったのに対し、センスアンプが占める面積は3倍となり、高密度化の効果を減少させる。特に、ページ読み出しを行うためにビット線毎にセンスアンプを設けるタイプのEEPROMでは、センスアンプ数の増加が大容量化の妨げとなる。

【0005】これに対して特開昭62-54896号公報には、セルデータを判別したセンスアンプの出力によって、他のセンスアンプの基準電圧を制御することにより、センスアンプの数を減らした事を特徴とした読みとり専用メモリが開示されている。

【0006】一方、メモリセルにn(n≥3)種類のしきい値電圧を記憶する多値記憶EEPROMでは、記憶データを書き込むときに、それぞれのしきい値電圧を、より狭い範囲に分布させる必要がある。このため、書き込みを小刻みに行い、書き込みと書き込みとの間に、それぞれのメモリセルが目的とするしきい値範囲に書き込まれたか否かをチェックし、書き込み不足のセルがあればそのセルにのみ追加書き込みを行い、それぞれのメモリセル毎に、最適の書き込みがなされるよう制御するビット毎ベリファイが有効となっている。なお、ビット毎ベリファイは特開平3-295098号公報に開示されている。

【0007】また、多値記憶EEPROMに対するビット毎ベリファイは、特開平7-93979号公報に開示されている。しかし、特開平7-93979号公報に開示された装置では、センスアンプ及びベリファイ回路を

それぞれ、(n-1)個ずつ必要としている。よって、メモリセルは、より多くのデータを記憶することにより、同じ面積のチップに大容量のデータを蓄積できるようになっているものの、データの読み出し/書き込みを制御する回路が大規模になり、高集積化に難点があった。

[0008]

【発明が解決しようとする課題】このように、従来、ベリファイ機能を有した多値記憶EEPROMでは、多値のデータの数を"n≥3"としたとき、(n-1)個のベリファイ回路を必要としていた。このため、センスアンプ・データラッチ回路も、ベリファイ回路に応じ、(n-1)個必要としている。

【0009】以上のような事情により、ビット線に接続される回路、つまりカラム系回路の回路規模、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数が膨大なものとなって、高集積化のネックになっている。

【0010】この発明は、上記の事情に鑑み為されたもので、その目的は、カラム系回路の回路規模を、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数を減ずることによって小さくし、高集積化に適した不揮発性半導体記憶装置を提供することにある。

[0011]

【課題を解決するための手段】上記目的を達成するため に、この発明に係る不揮発性半導体記憶装置では、多値 のデータを記憶するメモリセルがマトリクス状に配置さ れて構成されるメモリセルアレイと、前記メモリセルへ データを書き込むとき、前記メモリセルへの書き込みデ ータをラッチし、前記メモリセルからデータを読み出す とき、前記メモリセルからの読み出しデータをセンス・ ラッチする、前記多値のデータの数を2ª (mは2以上) の自然数)=n値としたとき、その数がm個に設定され たデータラッチ・センスアンプ回路を含むビット線制御 回路と、前記データラッチ・センスアンプ回路と前記メ モリセルとを互いに接続し、前記メモリセルヘデータを 書き込むとき、前記データラッチ・センスアンプ回路か ら前記メモリセルへ前記書き込みデータを導き、前記メ モリセルからデータを読み出すとき、前記メモリセルか ら前記データラッチ・センスアンプ回路へ前記読み出し データを導くビット線と、前記メモリセルヘデータを書 き込むとき、前記データラッチ・センスアンプ回路にラ ッチされた書き込みデータに応じて、前記多値のデータ に応じた書き込み制御電圧を選び、選ばれた書き込み制 御電圧をビット線に与える書き込み回路と、前記メモリ セルヘデータを書き込んだ後、前記書き込まれたデータ が所望のデータの記憶状態になっているか否かを確認す るベリファイ回路とを具備することを特徴とする。

【0012】電気的書き替えが可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置

されたメモリセルアレイと、前記メモリセルに接続され たビット線を該メモリセルを介して充電し、かつメモリ セルの多値データを多値レベルの電位としてビット線に 出力するしきい値検出手段と、前記しきい値検出手段に よって充電された多値レベルのビット線電位をセンスす るセンスアンプと、メモリセルに書き込むデータを保持 する第1、第2、…、第mのデータ回路と、前記メモリ セルの書き込み動作後の状態が所望のデータの記憶状態 になっているか否かを確認するために前記しきい値検出 手段を用いる書き込みベリファイ手段と、前記データ回 路の内容とメモリセルの書き込み動作後の状態から書き 込み不十分のメモリセルに対してのみ再書き込みを行う ように、データ回路の内容を一括更新するデータ更新回 路から成るデータ回路内容一括更新手段とを備え、前記 データ更新回路は1つのデータ回路の内容を参照するこ とを特徴とする。

【0013】電気的書き替えが可能なn値(nは3以上 の自然数)を記憶するメモリセルがマトリクス状に配置 されたメモリセルアレイと、前記メモリセルに接続され たビット線を該メモリセルを介して充電し、かつメモリ セルの多値データを多値レベルの電位としてビット線に 出力するしきい値検出手段と、前記しきい値検出手段に よって充電された多値レベルのビット線電位を参照電圧 を比較することでビット線電位をセンスするセンスアン プと、メモリセルに書き込むデータを保持する第1、第 2、…、第mのデータ回路と、前記メモリセルの書き込 み動作後の状態が所望のデータの記憶状態になっている か否かを確認するために前記しきい値検出手段を用いる 書き込みベリファイ手段と、前記データ回路の内容とメ モリセルの書き込み動作後の状態から書き込み不十分の メモリセルに対してのみ再書き込みを行うように、デー タ回路の内容を一括更新するデータ更新回路から成るデ ータ回路内容一括更新手段とを備え、前記データ更新回 路は1つのデータ回路の内容を参照し、前記データ回路 内容一括更新手段は、ビット線電位が再書き込みデータ としてセンス、記憶されるよう、メモリセルの書き込み 動作後の状態が出力されるビット線、および参照電位を データ回路の内容に応じて修正し、ビット線電位が修正 されるまではデータ回路のデータ記憶状態を保持し、修 正されたビット線電位を保持したままデータ回路をセン スアンプとして動作させ、データ回路の内容の一括更新 を行い、データ回路の内容に基づく書き込み動作とデー 夕回路内容一括更新を、メモリセルが所定の書き込み状 態になるまで繰り返しながら行うことにより電気的にデ ータ書き込みを行うことを特徴とする。

【〇〇14】前記メモリセルは、メモリセルトランジスタが複数個ずつ直列接続されたNAND型のセルであり、前記NAND型セルの一端は、第1の選択ゲートを介してビット線に接続され、前記NAND型セルの他端は、第2の選択ゲートを介してソース線に接続され、前

記しきい値検出手段は、ソース線電圧を、前記NAND型セルを介してビット線に転送させてビット線を充電し、非選択の制御ゲート電圧及び第1、2の選択ゲート電圧は、選択されたメモリセルのしきい値でビット線電圧が決定するように、非選択メモリセル及び第1、2の選択トランジスタの電圧転送能力を十分高めるように制御されることを特徴とする。

【0015】電気的書き替え可能な n値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、メモリセルに書き込むデータを保持する第1、第2、…、第m(mは2⁽ⁿ⁻¹⁾ < n≤2ⁿ を満たす自然数)のデータ回路と、前記メモリセルの書き込み動作後の状態が所望のデータの記憶状態になっているか否かを確認する書き込みベリファイ手段とを備えたことを特徴とする。

【0016】電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、メモリセルに書き込むデータを保持する第1、第2、…、第m(mは2(m-1) < n≦2 を満たす自然数)のデータ回路と、前記メモリセルの書き込み動作後の状態が所望のデータの記憶状態になっているか否かを確認する書き込みベリファイ手段と、前記データ回路の内容とメモリセルの書き込み動作後の状態から書き込み不十分のメモリセルに対してのみ再書き込みを行うように、データ回路の内容を更新するデータ更新回路から成るデータ回路内容一括更新手段とを備え、前記データ更新回路は1つのデータ回路の内容を参照することを特徴とする。

【0017】電気的書き替え可能なn値(nは3以上の 自然数)を記憶するメモリセルがマトリクス状に配置さ れたメモリセルアレイと、メモリセルのしきい値電圧を 検出するしきい値検出手段と、メモリセルに書き込むデ ータを保持する第1、第2、…、第m(mは $2^{(n-1)}$ < n≤2 ®を満たす自然数)のデータ回路と、前記メモリ セルの書き込み動作後の状態が所望のデータの記憶状態 になっているか否かを確認する書き込みベリファイ手段 とを備え、前記しきい値検出は、メモリセルのゲート電 極に第1のしきい値検出電圧を印加することにより、該 メモリセルが"1"状態であるか、あるいは"2"又は "3"又は…"n"状態であるかを判定し、更に、メモ リセルのゲート電極に第2のしきい値検出電圧を印加す ることにより、該メモリセルが"1"または"2"状態 であるか、あるいは"3"、…、"n"状態であるかを 判定するように、メモリセルのゲート電極に第1、第 2、…、第(n-1)のしきい値検出電圧を印加するこ とを特徴とする。

【0018】電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、メモリセルに書き込むデータを保持するデータ回路と、前記メモリセルの書き込み動

作後の状態が所望のデータの記憶状態になっているか否かを確認する書き込みベリファイ手段とを備え、n種類の書き込み状態に書き込みを行う書き込み動作に際し、k(kは2≤k≤nを満たす自然数)種類の書き込み状態に書き込みを行うメモリセルに対してほぼ同時に第1の書き込みを行い、第1の書き込み動作の前あるいは後に、n-k種類の書き込み状態に書き込みを行うメモリセルに書き込みを行うことを特徴とする。

【0019】"1"状態が消去状態であり、"2"状態、"3"状態、…、"n"状態が書き込み状態であるような、電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、メモリセルに書き込むデータを保持するデータ回路と、前記メモリセルの書き込み動作後の状態が所望のデータの記憶状態になっているか否かを確認する書き込みベリファイ手段とを備え、書き込み時に、n種類の書き込み動作のうち、"3"状態、…、及び"n"状態に書き込みを行うメモリセルにほぼ同時に第1の書き込み動作を行い、前記第2の書き込み動作の前あるいは後に、"2"状態に書き込みを行うことを特徴とする。

【 0 0 2 0 】 n 値の書き込み状態で、"1"状態、 "2"状態、"3"、…"n"状態の順で書き込みしき い値電圧が大きいことを特徴とする。

【0021】"1"状態、"2"状態、"3"状態、 …、"n"状態(nは3以上の自然数)を記憶状態とす るような、電気的書き替え可能な n 値を記憶するメモリ セルがマトリクス状に配置されたメモリセルアレイと、 メモリセルとデータの授受を行う信号線と、メモリセル から読み出した情報を保持する読み出しデータ保持回路 とを備え、メモリセルのしきい値が"i"状態とほぼ同 様または"i"状態以上であるか、あるいは"i"状態 よりも小さいかを調べる第iの読み出し動作を行い、読 み出しデータをデータ保持回路に保持し、その後、メモ リセルのしきい値が"j"状態とほぼ同様または"j" 状態以上であるか、あるいは"j"状態よりも小さいか を調べる第うの読み出し動作時には、メモリセルのデー タが出力した信号線の電位を、前記データ保持回路に保 持したデータを参照して変えた後に、信号線の電位をセ ンスすることを特徴とする。

【0022】電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、メモリセルとデータの授受を行う信号線と、メモリセルに書き込むデータを保持するデータ回路と、前記メモリセルの書き込み動作後の状態が所望のデータの記憶状態になっているか否かを確認する書き込みベリファイ手段とを備え、メモリセルの書き込みデータを出力した信号線の電位を2度以上参照することにより、前記データ回路の内容とメモリセルの書き込み動作後の状態から書き込み不十分のメモリセルに対

してのみ再書き込みを行うように、データ回路の内容を 更新する。

【0023】電気的書き替え可能なn値(nは3以上の 自然数)を記憶するメモリセルがマトリクス状に配置さ れたメモリセルアレイと、メモリセルのしきい値電圧を 検出するしきい値検出手段と、メモリセルに書き込むデ ータを保持するデータ回路と、前記メモリセルの書き込 み動作後の状態が所望のデータの記憶状態になっている か否かを確認する書き込みベリファイ手段とを備え、前 記しきい値検出は、メモリセルのゲート電極に第1のし きい値検出電圧を印加することにより、該メモリセルが "1"状態であるか、あるいは"2"又は"3"又は …、"n"状態であるかを判定し、更に、メモリセルの ゲート電極に第2のしきい値検出電圧を印加することに より、該メモリセルが"1"または"2"状態である か、あるいは"3"、…、"n"状態であるかを判定す るように、メモリセルのゲート電極に第1、第2、…、 第(n-1)のしきい値検出電圧を印加し、メモリセル の書き込みデータを出力した信号線の電位を2度以上参 照することにより、前記データ回路の内容とメモリセル の書き込み動作後の状態から書き込み不十分のメモリセ ルに対してのみ再書き込みを行うように、データ回路の 内容を更新することを特徴とする。

【0024】nは4以上であることを特徴とする。

【0025】電気的書き替え可能なn値(nは3以上の自然数)を記憶するメモリセルがマトリクス状に配置されたメモリセルアレイと、メモリセルに書き込むデータを保持するm個のデータ回路と、前記メモリセルの書き込み動作後の状態が所望のデータの記憶状態になっているか否かを確認する書き込みベリファイ手段と、前記データ回路の内容とメモリセルの書き込み動作後の状態から書き込み不十分のメモリセルに対してのみ再書き込みを行うように、データ回路の内容を更新するデータ更新回路から成るデータ回路内容一括更新手段とを備え、前記データ更新回路は1つのデータ回路の内容を参照することを特徴とする。

[0026]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態を説明する。

【0027】<実施の形態1>図1は、この発明の第1の実施の形態に係る多値記憶NAND型EEPROMの構成を示す構成図である。

【0028】図1に示すように、第1の実施の形態に係る多値記憶NAND型EEPROMは、オープンビット型と呼ばれる構成を有している。オープンビット型の多値記憶NAND型EEPROMは、メモリセルがマトリクス状に配置されて構成されるメモリセルアレイ1A、1Bそれぞれに対して設けられたロウ系回路2A、2Bと、メモリセルアレイ1A、1Bそれぞれで共通に使用されるカラム系回路3**とを有している。

【0029】ロウ系回路2A、2Bには、アドレス入力回路(アドレスバッファ)4から出力されたアドレス信号を受け、受けたアドレス信号に基いて、メモリセルアレイのロウを選択するロウデコーダと、ロウデコーダの出力に基いて、メモリセルアレイのワード線を駆動するワード線駆動回路が含まれている。NAND型EEPROMの場合、ワード線は、選択ゲートSG(SGA、SGB)および制御ゲートCG(CGA、CGB)を指す。そして、ワード線駆動回路は、制御ゲート/選択ゲート駆動回路と読み替えられる。

【0030】また、メモリセルアレイ1A、1Bそれぞれで共通に使用されるカラム系回路3**には、アドレスバッファ4から出力されたアドレス信号を受け、受けたアドレス信号に基いて、メモリセルアレイのカラムを選択するカラムデコーダと、カラムデコーダの出力に基いて、メモリセルアレイのカラムを選択するカラム選択線を駆動するカラム選択線駆動回路とが含まれている。

【0031】さらに、カラム系回路3**には、メモリセルへの書き込みデータを一時的に保持したり、メモリセルのデータを読み出したりするためのデータ回路(ビット線制御回路)が含まれている。

【0032】ビット線制御回路は、データ入出力線 IOを介して、データ入出力回路(データ入出力バッファ)5に接続されている。また、ビット線制御回路は、ビット線BLaを介して、メモリセルアレイ1Aのメモリセルに、ビット線BLbを介して、メモリセルアレイ1Bのメモリセルにそれぞれ接続されている。

【0033】ビット線制御回路は、データを書き込むとき、書き込みデータを、データ入出力バッファちから受け、受けた書き込みデータをメモリセルへ入力する。また、ビット線制御回路は、データを読み出すとき、読み出しデータを、メモリセルから受け、受けた読み出しデータをデータ入出力バッファちへ出力する。

【0034】データ入出力バッファ5は、データ入出力制御を行うもので、EEPROMの外部から入力された書き込みデータをメモリコアへ導いたり、メモリコアから読み出された読み出しデータを、EEPROMの外部へ出力したりする。

【0035】書き込み終了検知回路18は、ビット線制 御回路の出力に基いて、データ書き込みが終了したか否 かを検知する。

【0036】図2は、図1に示すメモリセルアレイ、およびカラム系回路の構成を示す構成図である。図3は、図2に示すメモリセルからデータを読み出すときを示す図で、(a)図は電圧の入力状態を示す図、(b)図は電圧の入力波形と、ビット線に現れる出力波形とを示す図である。

【0037】図2に示すように、メモリセルアレイ1 A、1Bにはそれぞれ、メモリセルMCがマトリクス状 に配置されている。 【0038】また、カラム系回路3**には、m個のデータ回路(ビット線制御回路)6**が含まれている。ビット線制御回路6**は、1本のビット線BLa、および1本のビット線BLbに接続されている。

【0039】また、図3(a)に示すように、NAND型EEPROMでは、1つのセルMCには、互いに直列に接続された複数のメモリセルトランジスタM1~M4が含まれ、NAND型のセルMCを構成している。セルMCの一端は、選択トランジスタS1を介してビット線BLに接続され、その他端は、選択トランジスタS2を介して、ソース線VSに接続される。制御ゲートCGを共有するメモリセルトランジスタMのグループは、"ページ"と呼ばれる単位を形成する。データの書き込みおよび読み出しは、"ページ"で同時に行われる。また、4本の制御ゲートCG1~CG4に接続されるメモリセルトランジスタMのグループは、"ブロック"と呼ばれる単位を形成する。"ページ"、および"ブロック"はそれぞれ、制御ゲート/選択ゲート駆動回路によって選択される。

【0040】メモリセルトランジスタMは、多値のデー 夕は、しきい値のレベルにより記憶する。そして、この 発明に係る装置では、しきい値のレベルを、図3(a) および(b)に示されるようにして読み出す。ここでは 制御ゲートCG2を有するメモリセルトランジスタM2 が選択されている。図3(a)に見られるように電圧を 各部に印加し、ビット線BLはフローティングにする。 ビット線BLを前もってOVにリセットしておくと、ビ ット線BLは共通ソース線VsによってNANDセルを 通して充電される。この充電されたビット線BLの電位 が選択されたメモリセルM2のしきい値によって決まる ように、各選択ゲート、制御ゲート電圧は制御される。 【0041】この例では、選択ゲートSG1、2、制御 ゲートCG1、CG3~4を6Vに、選択された制御ゲ ートCG2を2Vに、共通ソース線Vsを6Vにする。 各部の電圧波形は図3(b)に示されている。例えばビ ット線BLの電位がOVであればしきい値は2V以上、 ビット線電位が3.5Vであればしきい値は-1.5V 以下である。ただし以下の実施の形態では、説明を簡略 化するため、しきい値という表現は、バックバイアスを 考慮したものとする。

【0042】消去動作によってメモリセルの浮遊ゲートから電子が放出された後、書き込みデータに従う書き込み動作によって電子が浮遊ゲートに注入される。

【0043】図4は、ビット線に現れる出力電圧と、メモリセルの数とを関係を示す図である。

【0044】1つのメモリセルに3つの状態(データ"0"、"1"、"2")を持たせる場合、例えば図4の様に読みだし時のビット線出力電圧が3.5~4.5Vとなる状態(しきい値で約-2.5V~-1.5V)をデータ"0"(消去状態)、ビット線出力電圧が1.5

 \sim 2.5Vとなる状態(しきい値で約-0.5V \sim 0.5V)をデータ"1"、ビット線出力電圧が0 \sim 0.5Vとなる状態(しきい値で約1.5V \sim 2.5V)をデータ"2"とすればよい。

【0045】図5は、図2に示すデータ回路の回路図である。図5に示すデータ回路は、3値記憶を例に構成されている。

【0046】図5に示すように、nチャネルMOSトランジスタQn21、Qn22、Qn23とpチャネルMOSトランジスタQp9、Qp10、Qp11により構成されるフリップ・フロップFF1と、nチャネルMOSトランジスタQn29、Qn30、Qn31とpチャネルMOSトランジスタQp16、Qp17、Qp18により構成されるFF2とには、書き込み/読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。

【0047】フリップ・フロップFF1は「"0"書き込みをするか、あるいは"1"書き込みまたは"2"書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「"0"の情報を保持しているか、あるいは"1"の情報を保持しているか、または"2"の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。フリップ・フロップFF2は

「"1"書き込みをするか、または"2"書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「"1"の情報を保持しているか、あるいは"2"の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。

【0048】データ入出力線 IOA、 IOBとフリップ・フロップ FF1は、nチャネルMOSトランジスタQ n28、Qn27を介して接続される。データ入出力線 IOC、 IODとフリップ・フロップ FF2は、nチャネルMOSトランジスタQn35、Qn36を介して接続される。データ入出力線 IOA、 IOB、 IOC、 IODは、図1中のデータ入出力バッファ5にも接続される

【0049】nチャネルMOSトランジスタQn27、Qn28、Qn35、Qn36のゲートは、NAND論理回路G2とインバータI4で構成されるカラムアドレスデコーダの出力に接続される。nチャネルMOSトランジスタQn26、Qn34は、それぞれフリップ・フロップFF1、FF2を信号ECH1、ECH2が

"H"となってイコライズする。nチャネルMOSトランジスタQn24、Qn32は、フリップ・フロップFF1、FF2とMOSキャパシタQd1の接続を制御する。nチャネルMOSトランジスタQn25、Qn33は、フリップ・フロップFF1、FF2とMOSキャパシタQd2の接続を制御する。

【0050】pチャネルMOSトランジスタQp12、 Qp13で構成される回路は、活性化信号VRFYBA によって、フリップ・フロップFF1のデータに応じて、MOSキャパシタQd1のゲート電圧を変更する。 pチャネルMOSトランジスタQp14、Qp15で構成される回路は、活性化信号VRFYBBによって、フリップ・フロップFF1のデータに応じて、MOSキャパシタQd2のゲート電圧を変更する。nチャネルMOSトランジスタQn1、Qn2で構成される回路は、活性化信号VRFYBA1によって、フリップ・フロップFF2のデータに応じて、MOSキャパシタQd1のゲート電圧を変更する。nチャネルMOSトランジスタQn3、Qn4で構成される回路は、活性化信号VRFYBB1によって、フリップ・フロップFF2のデータに応じて、MOSキャパシタQd2のゲート電圧を変更する。

【0051】MOSキャパシタQd1、Qd2は、ディ プリーション型nチャネルMOSトランジスタで構成さ れ、ビット線容量より十分小さくされる。nチャネルM OSトランジスタQn37は、信号PREAによってM OSキャパシタQd1を電圧VAに充電する。nチャネ ルMOSトランジスタQn38は、信号PREBによっ てMOSキャパシタQd2を電圧VBに充電する。nチ ャネルMOSトランジスタQn39、Qn40は、信号 BLCA、BLCBによって、データ回路3とビット線 BLa、BLbの接続をそれぞれ制御する。nチャネル MOSトランジスタQn37、Qn38で構成される回 路はビット線電圧制御回路を兼ねる。pチャネルMOS トランジスタQp12、Qp13で構成される回路、p チャネルMOSトランジスタQp14、Qp15で構成 される回路、nチャネルMOS トランジスタQn1, Qn 2で構成される回路、および n チャネルMOS トランジス タQn3,Qn4で構成される回路は、ビット線電圧制 御回路でもある。

【0052】次に、このように構成されたEEPROMの動作を、動作波形図に従って説明する。以下では制御ゲートCG2Aが選択されている場合を示す。

【0053】<読み出し動作>図6は、読み出し動作を示す動作波形図である。

【0054】図6に示すように、まず、時刻t1Rに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートCG2Aは2V、非選択制御ゲートCG1A、CG3A、CG4Aと選択ゲートSG1A、SG2Aは6Vにされる。メモリセルのソース電位は6Vにされる。メモリセルが"0"の場合にはビット線BLaは3.5V以上に、"1"の場合にはビット線BLaは1.5V以上2.5V以下に、"2"の場合には0.5V以下になる。ダミービット線BLbはVBから3Vに充電される。nチャネルMOSトランジスタQn40のしきい値分の電圧降下分が問題になるときは、信号BLCAを昇圧すればよい。

【0055】時刻t2RにキャパシタQd1、Qd2のノ

ードN1、N2が1.5Vにされた後フローティングに される。時刻t3RにBLCA、BLCBがVCC (例え ば5V)になり、ビット線BLa, BLbの電位がN 1、N2に転送される。その後、再度、信号BLCA、 BLCBが"L"となって、ビット線BLaとMOSキ ャパシタQd1、ビット線BLbとMOSキャパシタQ d 2は切り離される。信号SAN1、SAP1がそれぞ れ "L"、 "H"となってフリップ・フロップFF1が 非活性化され、信号ECH1が"H"となってイコライ ズされる。この後、信号RV1A、RV1Bが"H"と なる。nチャネルMOSトランジスタQn24、Qn2 5のしきい値分の電圧降下分が問題になるときは、信号 RV1A, RV1Bを昇圧すればよい。時刻t4Rに再 度、信号SAN1、SAP1がそれぞれ"H"、"L" となることで、ノードN1、N2の電圧がセンスされラ ッチされる。これで、「メモリセルのデータが"0"或 いは、"1"または"2"か」がフリップ・フロップF F1によってセンスされ、その情報はラッチされる。

【0056】次に、メモリセルが"1"であるかまたは"2"であるかがセンスされる。

【0057】時刻t5Rにダミービット線BLbがVBか ら1Vに充電される。時刻t6RにキャパシタQd1、Q d2のノードN1、N2が1.5Vにされた後フローテ ィングにされる。再度、信号BLCA、BLCBが "L"となって、ビット線BLaとMOSキャパシタQ d1、ビット線BLbとMOSキャパシタQd2は切り 離される。信号SAN2、SAP2がそれぞれ"L". "H"となってフリップ・フロップFF2が非活性化さ れ、信号ECH2が"H"となってイコライズされる。 この後、信号RV2A、RV2Bが "H" となる。時刻 t7Rに再度、信号SAN2、SAP2がそれぞれ "H"、"L"となることで、ノードN1の電圧がセン スされラッチされる。これで、メモリセルのデータが "1" であるか "2" であるかがフリップ・フロップF F2によってセンスされ、その情報はラッチされる。 【0058】図7は、フリップ・フロップFF1、FF 2がセンスし、ラッチする読み出しデータを示す図であ

【0059】この時のフリップ・フロップFF1、FF2のデータは、図7のようになり、データ入出力線IOA、IOB、IOC、IODに読み出しデータが出力される。

【0060】チップ外部への出力データは、入出力バッファ5で、データ入力線IOA、IOB、IOC、IODに出力された信号をもとに変換したものもよい。

【 0 0 6 1 】 <書き込み動作>書き込み動作前に、入力 された 2 ビット分のデータは、データ入出力バッファ 4 で変換されて、データ回路 6** に入力される。

【0062】図8は、データ回路6**に入力され、フリップ・フロップFF1、FF2がラッチする書き込みデ

ータを示す図である。4値データとデータ入出力線IOA、IOB、IOC、IODの関係は図8のとうりである。

【0063】変換された3値データは、カラム活性化信号CENBが"H"で、アドレス信号で指定されたカラム番地のデータ回路に転送される。

【0064】図9は、書き込み動作を示す動作波形図である。

【0065】時刻t1wに、電圧VAがビット線書き込み 制御電圧1Vとなってビット線BLaが1Vとされる。 nチャネルMOSトランジスタQn39のしきい値分の 電圧降下分が問題になるときは、信号BLCAを昇圧す ればよい。続いて、信号PREが"L"となってビット 線がフローティングにされる。次に、時刻t2wに信号R V2Aが1.5V とされる。これによって、データ"2" が保持されているカラムではビット線制御電圧OVがビ ット線に印加される。nチャネルMOSトランジスタQ n32のしきい値を1Vとすると、"0"または"1" 書き込み時にはnチャネルMOSトランジスタQn32 は "OFF" 、 "2" 書き込み時には "ON" となる。 その後、時刻t3wにVRFYBAがOVになり、データ "0"が保持されているデータ回路からはビット線書き 込み制御電圧VCC (例えば5V) がビット線に出力さ れる。

【0066】その結果、"0"書き込みするビット線は VCC、"1"書き込みするビット線は1V, "2"書き込みするビット線は0Vになる。

【0067】時刻t1wに制御ゲート・選択ゲート駆動回 路によって、選択されたブロックの選択ゲートSG1 A、制御ゲートCG1A~CG4AがVCCとなる。選 択ゲートSG2AはOVである。次に、選択された制御 ゲートCG2Aが高電圧VPP(例えば20V)、非選 択制御ゲートCG1A、CG3A、CG4AがVM (例 えば10V)となる。データ"2"が保持されているデ ータ回路に対応するメモリセルでは、OVのチャネル電 位と制御ゲートのVPPの電位差によって、浮遊ゲート に電子が注入されしきい値が上昇する。データ"1"が 保持されているデータ回路に対応するメモリセルでは、 1 Vのチャネル電位と制御ゲートのVPPの電位差によ って、浮遊ゲートに電子が注入されしきい値が上昇す る。チャネル電位を1Vにしているのは、"2"データ書 き込みより電子の注入量が少なくてよいからである。デ ータ"0"が保持されているデータ回路に対応するメモ リセルでは、チャネル電位と制御ゲートのVPPの電位 差が小さいため、実効的には浮遊ゲートに電子は注入さ れない。よって、メモリセルのしきい値は変動しない。 書き込み動作中、信号SAN1、SAN2、VRFYB B、PREB、BLCBは"H"、信号SAP1、SA P2, RV1A, RV1B, RV2B, ECH1, EC H2は "L"、電圧VBはOVである。

【0068】<ベリファイ読み出し動作>図10は、ベリファイ読み出し動作を示す動作波形図である。

【0069】まず、時刻t1RVに、制御ゲート・選択ゲ ート駆動回路によって選択されたブロックの選択された 制御ゲートCG2Aは2V、非選択制御ゲートCG1 A、CG3A、CG4Aと選択ゲートSG1A、SG2 Aは6Vにされる。メモリセルのソース電位は6Vにさ れる。"0"書き込みの場合にはビット線BLaは3. 5 V以上になる。"1"書き込み十分の場合にはビット 線BLaは2. 5V以下に、"1"書き込み不十分の場 合には1.5V以上になる。"2"書き込み十分の場合 には0.5 V以下に、"2"書き込み不十分の場合には O. 5V以上になる。ダミービット線BLbはVBから 2.5 Vに充電される。ダミービット線BLbの電位を "1"読み出し時の3 Vよりも0.5 Vだけ小さくして いるのは、メモリセルを十分に書き込むためである。ま たnチャネルMOSトランジスタQn40のしきい値分 の電圧降下分が問題になるときは、信号BLCAを昇圧 すればよい。

【0070】時刻t 2RV にキャパシタQd1、Qd2のノードN1、N2が1.5Vにされた後フローティングにされる。そして、時刻t 3RV にVRFYBB1が"H"になる。この時、図7からわかるように、ノードN6が"H"なのは"2"書き込みの場合だけである。従って"2"書き込みするダミービット線BLbはVrefから0.5Vになる。"2"書き込みのグミービット線BLbの電位を"2"読み出し時の1Vよりも0.5Vだけ小さくしているのは、メモリセルを十分に書き込むためである。"0"または"1"書き込みの場合にはN6が"10"なので10~または"100~または"110~またなる。

【OO71】時刻t4RV に、BLCA、BLCBがVCC(例えば5V)になり、ビット線BLa、BLbの電位がN1、N2に転送される。その後、再度、信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbとMOSキャパシタQd2は切り離される。

【0072】時刻t5RV にRV1Aが1.5Vになる。 これによって、データ"0"書き込みするカラムではN 1が接地される。nチャネルMOSトランジスタQn2 4のしきい値を1Vとすると、"1"または"2"書き 込み時にはnチャネルMOSトランジスタQn24は "OFF"、"0"書き込み時には"ON"となる。

【0073】信号SAN1、SAP1がそれぞれ "L"、"H"となってフリップ・フロップFF1が非 活性化され、信号ECH1が"H"となってイコライズ される。この後、信号RV1A、RV1Bが"H"とな る。 n チャネルMOSトランジスタQ n 2 4、Q n 2 5 のしきい値分の電圧降下分が問題になるときは、信号R V1A, RV1Bを昇圧すればよい。時刻t4Rに再度、 信号SAN1、SAP1がそれぞれ"H"、"L"となることで、ノードN1、N2の電圧がセンスされラッチされる。

【0074】以上のようにして、"1"書き込みデータ を保持しているデータ回路では、対応するメモリセルの データが十分"1"書き込み状態となったか否かを検出 する。メモリセルのデータが"1"であれば、フリップ フロップFF1でノードN1の電圧をセンスしラッチ することで書き込みデータは"1"に変更される。メモ リセルのデータが"1"でなければ、フリップ・フロッ プFF1でノードN1の電圧をセンスしラッチすること で書き込みデータは"1"に保持される。また、"2" 書き込みデータを保持しているデータ回路では、対応す るメモリセルのデータが十分"2"書き込み状態となっ たか否かを検出する。メモリセルのデータが "2" であ れば、フリップ・フロップFF1でノードN1の電圧を センスしラッチすることで書き込みデータは"0"に変 更される。メモリセルのデータが"2"でなければ、フ リップ・フロップFF1でノードN1の電圧をセンスし ラッチすることで書き込みデータは"2"に保持され る。"0"書き込みデータを保持しているデータ回路の 書き込みデータは変更されない。

【0075】書き込みベリファイ中、信号VRFYBBは"H"、電圧Vsは0Vとする。

【0076】"1"書き込みまたは"2"書き込みする 全ての選択されたメモリセルが所望のしきい値に達して いれば、データ回路のノードN4はすべて "L" にな る。つまり"1"書き込みまたは"2"書き込みする選 択されたすべてのメモリセルが十分に書き込まれると、 すべてのデータ回路6**-0、6**-1、···、6**-m-1、6 **-mのノードN3が "H" 、N4が "L" になる。これ を検出すると、"2"書き込みまたは"3"書き込みす る全ての選択されたメモリセルが所望のしきい値に達し たか否かがわかる。"2"書き込みおよび"3"書き込 み終了の検出は例えば、図5のように"2"、"3"書 き込み終了一括検知トランジスタQn5を用いればよ い。ベリファイリード後、VRTを例えばVCCにプリ チャージする。"1"または"2"書き込みが不十分な メモリセルが1つでもあると、そのデータ回路のノード N4は "H" なのでnチャネルMOS トランジスタQn5 はオンし、VRTは接地される。すべての"1"または "2"書き込みするメモリセルが十分に書き込まれる と、データ回路6**-0、6**-1、…、6**-m-1、6**-m のノードN4が "L" になる。その結果、全てのデータ 回路内のnチャネルMOS トランジスタQn5がオフにな るのでVRTはプリチャージ電位を保つ。

【0077】上記第1の実施の形態に係る多値記憶NAND型EEPROMでは、データの書き込みを行う際に、少なくとも1つのビット線電圧制御回路によって、ビット線を所望のビット線書き込み制御電圧に充電す

る。このような装置であると、簡単な回路構成を持つ、 n(n≥2)値書き込みデータに応じたビット線書き込 み制御電圧を、ビット線に印加するビット線電圧制御回 路を実現することができる。

【0078】よって、カラム系回路3の回路規模が、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数が減ずることによって小さくなり、高集積化に適した不揮発性半導体記憶装置を得ることができる。

【0079】<実施の形態2>次に、この発明の第2の 実施の形態に係る多値記憶NAND型EEPROMを説明する。

【0080】第1の実施の形態に係るEEPROMは、 多値のデータの数を、3値とした例を説明したが、第2 の実施の形態に係るEEPROM以降は、多値のデータ の数を4値とした例を説明する。

【0081】なお、第2の実施の形態に係るEEPRO Mは、図1、図2に示した構成と同様な構成を持つ。

【0082】図11は、4値記憶のときのメモリセルトランジスタのしきい値分布を示す図である。

【0083】EEPROMを4値記憶式とするときには、1つのメモリセルトランジスタMに、4つの書き込み状態を設ける。4つの書き込み状態はそれぞれ、メモリセルトランジスタMのしきい値電圧により、互いに区別される。

【0084】図11に示すように、電源電圧VCCが3 VであるEEPROMでは、データ"0"の状態は、データ消去後の状態と同じとし、例えば負のしきい値を持たせる。また、データ"1"の状態には、例えば0.5 Vから0.8Vの間のしきい値を持たせる。データ"2"の状態には、例えば1.5Vから1.8Vの間のしきい値を持たせる。データしきい値を持たせる。データ"3"の状態には、例えば

【0085】メモリセルトランジスタMからデータを読み出すときには、制御ゲートCGに、3つの読み出し電圧VCG2R、VCG3R、VCG1Rの順で印加する

2. 5Vから2. 8Vの間のしきい値を持たせる。

【0086】まず、制御ゲートCGに、読み出し電圧VCG2Rを印加する。これにより、メモリセルトランジスタMが「ON」するか「OFF」するかで、記憶されているデータが「"0"、"1"」か、「"2"、

"3"」かが検出される。続けて、読み出し電圧VCG3Rを印加すると、記憶されているデータが「"2"」か、「"3"」かが検出され、さらに、読み出し電圧VCG1Rを印加すると、データが「"0"」か、

「 "1"」かが検出される。読み出し電圧VCG1R、 VCG2R、VCG3Rの一つの例は、それぞれ0V、 1V、2Vである。

【0087】また、図11に示す電圧VCG1V、VCG2V、VCG3Vは、ベリファイ読み出し電圧と呼ばれるもので、データが十分に書き込まれたか否かをチェ

ックするとき(ベリファイ動作)に使用される読み出し電圧である。ベリファイ読み出し電圧は、データを書き込んだ後に制御ゲートCGに印加される。ベリファイ読み出し電圧が制御ゲートCGに印加されたとき、メモリセルトランジスタMが「ON」するか「OFF」するかで、メモリセルトランジスタMのしきい値が、書き込まれたデータに応じた範囲までシフトされているか否かを知ることができる。これを利用して、十分な書き込みが行われたか否かをチェックする。ベリファイ読み出し電圧VCG1V、VCG2V、VCG3Vの一つの例は、それぞれ0.5V、1.5V、2.5Vである。

【0088】図12は、この発明の第2の実施の形態に係るEEPROMが有するデータ回路の回路図である。図12に示すデータ回路は、4値記憶を例に構成されている。

【0089】図12に示すように、nチャネルMOSトランジスタQn21、Qn22、Qn23とpチャネルMOSトランジスタQp9、<math>Qp10、Qp11により構成されるフリップ・フロップFF1と、nチャネルMOSトランジスタQn29、Qn30、Qn31とpf ャネルMOSトランジスタQp16、Qp17、Qp18により構成される<math>FF2とには、書き込み/読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。

【0090】フリップ・フロップFF1、FF2は、「"0"書き込みをするか、"1"書き込みをするか、 "2"書き込みをするか、"3"書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「"0"の情報を保持しているか、"1"の情報を保持しているか、"1"の情報を保持しているか、"3"の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。

【0091】データ入出力線 IOA、IOBとフリップ・フロップFF1は、nチャネルMOSトランジスタQ n28、Qn27を介して接続される。データ入出力線 IOC、IODとフリップ・フロップFF2は、nチャネルMOSトランジスタQn35、Qn36を介して接続される。データ入出力線 IOA、IOB、IOC、IODは、図1に示したデータ入出力バッファ5にも接続される。

【0092】nチャネルMOSトランジスタQn27、Qn28、Qn35、Qn36のゲートは、NAND論理回路G2とインバータI4で構成されるカラムアドレスデコーダの出力に接続される。nチャネルMOSトランジスタQn26、Qn34は、それぞれフリップ・フロップFF1、FF2を信号ECH1、ECH2が

"H"となってイコライズする。nチャネルMOSトランジスタQn24、Qn32は、フリップ・フロップFF1、FF2とMOSキャパシタQd1の接続を制御する。nチャネルMOSトランジスタQn25、Qn33

は、フリップ・フロップFF1、FF2とMOSキャパ シタQd2の接続を制御する。

【0093】pチャネルMOSトランジスタQp12、Qp13で構成される回路は、活性化信号VRFYBAによって、フリップ・フロップFF1のデータに応じて、MOSキャパシタQd1のゲート電圧を変更する。pチャネルMOSトランジスタQp14、Qp15で構成される回路は、活性化信号VRFYBBによって、フリップ・フロップFF1のデータに応じて、MOSキャパシタQd2のゲート電圧を変更する。nチャネルMOSトランジスタQn1、Qn2で構成される回路は、活性化信号VRFYBA1によって、フリップ・フロップFF2のデータに応じて、MOSキャパシタQd1のゲート電圧を変更する。nチャネルMOSトランジスタQn3、Qn4で構成される回路は、活性化信号VRFYBB1によって、フリップ・フロップFF2のデータに応じて、MOSキャパシタQd2のゲート電圧を変更する。

【0094】MOSキャパシタQd1、Qd2は、ディ プリーション型nチャネルMOSトランジスタで構成さ れ、ビット線容量より十分小さくされる。nチャネルM OSトランジスタQn37は、信号PREAによってM OSキャパシタQd1を電圧VAに充電する。nチャネ ルMOSトランジスタQn38は、信号PREBによっ てMOSキャパシタQd2を電圧VBに充電する。nチ ャネルMOSトランジスタQn39、Qn40は、信号 BLCA、BLCBによって、データ回路3とビット線 BLa、BLbの接続をそれぞれ制御する。nチャネル MOSトランジスタQn37、Qn38で構成される回 路はビット線電圧制御回路を兼ねる。pチャネルMOS トランジスタQp12、Qp13で構成される回路、p チャネルMOSトランジスタQp14、Qp15で構成 される回路、nチャネルMOS トランジスタQn1,Qn 2で構成される回路、およびnチャネルMOS トランジス 夕Q n 3, Q n 4 で構成される回路は、ビット線電圧制 御回路でもある。また、フリップフロップFF2とnチ ャネルMOSトランジスタQn32、Qn33で構成さ れる回路もビット線電圧制御回路を兼ねる。

【0095】次に、このように構成されたEEPROMの動作を、動作波形図に従って説明する。以下では制御ゲートCG2Aが選択されている場合を示す。

【0096】<読み出し動作>図13は、読み出し動作を示す動作波形図である。

【 O O 9 7】図13に示すように、まず、時刻t1Rに、電圧VA、VBがそれぞれ1.8V、1.5Vとなって、ビット線BLa、BLbはそれぞれ1.8V、1.5Vになる。信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbとMOSキャパシタQd2は切り離され、ビット線BLa、BLbはフローティングとなる。信号PR

EA、PREBが "L" となって、MOSキャパシタQ d1、Qd2のゲート電極であるノードN1、N2はフ ローティング状態になる。続いて、時刻 t 2Rに制御ゲー ト・選択ゲート駆動回路によって選択されたブロックの 選択された制御ゲートCG2Aは1V、非選択制御ゲー トCG1A、CG3A、CG4Aと選択ゲートSG1 A、SG2AはVCCにされる。選択されたメモリセル のしきい値が1V以下なら、ビット線電圧は1.5Vよ り低くなる。選択されたメモリセルのしきい値が1 V以 上なら、ビット線電圧は1.8Vのままとなる。この 後、時刻t3Rに信号BLCA、BLCBが"H"となり ビット線のデータがMOS キャパシタQd1, Qd2に転 送される。その後、再度、信号BLCA、BLCBが "L"となって、ビット線BLaとMOSキャパシタQ d1、ビット線BLbとMOSキャパシタQd2は切り 離される。信号SAN1、SAP1がそれぞれ"L"、 "H"となってフリップ・フロップFF1が非活性化さ れ、信号ECH1が"H"となってイコライズされる。 この後、信号RV1A、RV1Bが "H" となる。時刻 t4Rに再度、信号SAN1、SAP1がそれぞれ "H"、"L"となることで、ノードN1、N2の電圧 がセンスされラッチされる。これで、「メモリセルのデ ータが "O" または "1" か、或いは "2" または "3"か」がフリップ・フロップFF1によってセンス され、その情報はラッチされる。

【0098】次に、選択された制御ゲートが2Vにされ る。時刻t5Rに信号PREA、PREBが"H"となっ て、MOSキャパシタQd1、Qd2のゲート電極であ るノードN1、N2はそれぞれ1.8V、1.5Vにな る。信号PREA、PREBが"L"となって、MOS キャパシタQd1、Qd2のゲート電極であるノードN 1、N2はフローティング状態になる。選択されたメモ リセルのしきい値が2 V以下なら、ビット線電圧は1. 5Vより低くなる。選択されたメモリセルのしきい値が 2 V以上なら、ビット線電圧は1.8 Vのままとなる。 この後、時刻t6Rに信号BLCA、BLCBが"H"と される。再度、信号BLCA、BLCBが"L"となっ て、ビット線BLaとMOSキャパシタQd1、ビット 線BLbとMOSキャパシタQd2は切り離される。信 号SAN2、SAP2がそれぞれ"L"、"H"となっ てフリップ・フロップFF2が非活性化され、信号EC H2が "H" となってイコライズされる。この後、信号 RV2A、RV2Bが"H"となる。時刻t7Rに再度、 信号SAN2、SAP2がそれぞれ"H"、"L"とな ることで、ノードN1の電圧がセンスされラッチされ る。これで、メモリセルのデータが"3"か否かがフリ ップ・フロップFF2によってセンスされ、その情報は ラッチされる。

【0099】図14は、時刻t7Rのときにフリップ・フ ロップFF1、FF2がセンスし、ラッチしている読み 出しデータを示す図である。

【0100】最後にメモリセルに書き込まれたデータが 「"0"か否か」がセンスされる。まず時刻 t 8Rに、ビ ット線BLa、BLbはそれぞれ1.8V、1.5Vに 充電された後、フローティングになる。また、MOSキ ャパシタQd1、Qd2のゲート電極であるノードN 1、N2もフローティング状態になる。続いて、時刻t 9Rに制御ゲート・選択ゲート駆動回路によって選択され たブロックの選択された制御ゲートCG2AはOV、非 選択制御ゲートCG1A、CG3A、CG4Aと選択ゲ ートSG1A、SG2AはVCCにされる。選択された メモリセルのしきい値がOV以下なら、ビット線電圧は 1. 5 V より低くなる。選択されたメモリセルのしきい 値が0 V以上なら、ビット線電圧は1.8 Vのままとな る。この後、時刻t10R に信号BLCA、BLCBが "H"となりビット線のデータがMOSキャパシタQd 1, Qd2に転送される。その後、再度、信号BLC A、BLCBが"L"となって、ビット線BLaとMO SキャパシタQd1、ビット線BLbとMOSキャパシ タQd2は切り離される。MOS キャパシタのデータをセ ンスするに先立ち、時刻t11R にVRFYBA1がVC Cになる。図14からわかるように、ノードN5が"h igh level" なのは "3" データの場合のみで ある。従って"3"データの場合のみnチャネルMOSト ランジスタQn2がオンし、ノードN1は接地される。 そして、信号SAN2、SAP2がそれぞれ"L"、 "H"となってフリップ・フロップFF2が非活性化さ れ、信号ECH2が"H"となってイコライズされる。 この後、信号RV2A、RV2Bが "H" となる。時刻 t12R に再度、信号SAN2、SAP2がそれぞれ "H"、"L"となることで、ノードN1の電圧がセン

スされラッチされる。これで、「メモリセルのデータが "0"か否か」がフリップ・フロップFF2によってセ ンスされ、その情報はラッチされる。

【0101】図15は、フリップ・フロップFF1、F F2がセンスし、ラッチする読み出しデータを示す図で

【0102】以上の読み出し動作の結果、4値のデータ が図15のようにフリップフロップFF1, FF2にラ

【0103】図中の各データのしきい値分布は次のとう りである。

[0104]

データ"0"・・・しきい値:0 V以下 データ"1"・・・しきい値0.5V以上0.8V以下 データ "2"・・・しきい値1.5V以上1.8V以下 データ "3"・・・しきい値2.5V以上2.8V以下 読み出し中、信号VRFYBA、VRFYBBは"H" である。また、電圧Vs(Vsa、Vsb)はOVとする。 【0105】カラムアドレスデコーダに入力されるカラ ム活性化信号CENBが"H"となると、アドレス信号によって選択されたデータ回路に保持されているデータがデータ入出力線IOA、IOB、IOC、IODに出力され、データ入出力バッファ5を介してEEPROM外部へ出力される。

【0106】メモリセルに記憶されているデータ、しきい値、データ入出力線IOA、IOB、IOC、IODに読み出し後に出力されるレベルの関係は、図15のとうりである。

【0107】チップ外部への出力データは、データ入出力バッファ5でデータ入力線IOA、IOB、IOC、IODに出力された信号をもとに変換したものもよい。【0108】<書き込み動作>図16は、書き込み動作の概略を示す概略図である。

【0109】図16に示すように、まず、書き込みデータがフリップフロップFF1,FF2にロードされる。その後、プログラム第1サイクルで"2"データおよび"3"データがほぼ同時に書き込まれる。そして"2"データ、"3"データが十分書き込まれたかを調べるベリファイリード第1サイクルが行われ、書き込み不十分のメモリセルがある場合には、再書き込みが行われる。"2"書き込みおよび"3"書き込みするメモリセルがすべて十分に書き込まれると、次に"1"書き込みするメモリセルにほぼ同時に書き込みが行われる(プログラム第2サイクル)。そして"1"書き込みが十分に行われたかを調べるベリファイリード第2サイクルが行われる。"1"書き込み不十分のメモリセルには再書き込みが行われ、またすべてのメモリセルが十分に書き込まれると書き込みが終了する。

【 O 1 1 O 】以下、プログラム第1サイクル、ベリファイリード第1サイクル、プログラム第2サイクル、ベリファイリード第2サイクルの順に詳細に説明する。

【0111】(1)プログラム第1サイクル書き込み動作前に、入力された2ビット分のデータは、データ入出力バッファ4で変換されて、データ回路6**に入力される。

【 O112】図17は、データ回路6**に入力され、フリップ・フロップFF1、FF2がラッチする書き込みデータを示す図である。4値データとデータ入出力線IOA、IOB、IOC、IODの関係は図17のとうりである。

【0113】変換された4値データは、カラム活性化信号CENBが"H"で、アドレス信号で指定されたカラム番地のデータ回路に転送される。

【0114】図18は、書き込み動作(プログラム第1 サイクル)を示す動作波形図である。

【 O 1 1 5】時刻 t 1wに、電圧VAがビット線書き込み 制御電圧1 Vとなってビット線BLaが1 Vとされる。 nチャネルMOSトランジスタQn39のしきい値分の 電圧降下分が問題になるときは、信号BLCAを昇圧す ればよい。続いて、信号PREが "L"となってビット線がフローティングにされる。次に、時刻t2wに信号RV2Aが1.5Vとされる。これによって、データ "1"または "3"が保持されているカラムではビット線制御電圧0Vがビット線に印加される。nチャネルMOSトランジスタQn32のしきい値を1Vとすると、"0"または "2"書き込み時にはnチャネルMOSトランジスタQn32は "OFF"、"1"または "3"書き込み時には "0N"となる。その後、時刻t3wにVRFYBAが<math>0Vになり、データ "0"またはデータ "1"が保持されているデータ回路からはビット線書き込み制御電圧VCCがビット線に出力される。

【0116】その結果、"0"書き込みまたは"1"書き込みするビット線はVCC、"2"書き込みするビット線は1V、"3"書き込みするビット線は0Vになる。

【O117】時刻t1wに制御ゲート・選択ゲート駆動回 路によって、選択されたブロックの選択ゲートSG1 A、制御ゲートCG1A~CG4AがVCCとなる。選 択ゲートSG2Aは0Vである。次に、選択された制御 ゲートCG2Aが高電圧VPP(例えば20V)、非選 択制御ゲートCG1A、CG3A、CG4AがVM (例 えば10V)となる。データ"3"が保持されているデ ータ回路に対応するメモリセルでは、OVのチャネル電 位と制御ゲートのVPPの電位差によって、浮遊ゲート に電子が注入されしきい値が上昇する。データ"2"が 保持されているデータ回路に対応するメモリセルでは、 1 Vのチャネル電位と制御ゲートのVPPの電位差によ って、浮遊ゲートに電子が注入されしきい値が上昇す る。チャネル電位を1Vにしているのは、"3"データ書 き込みより電子の注入量が少なくてよいからである。デ ータ "O" またはデータ "1" が保持されているデータ 回路に対応するメモリセルでは、チャネル電位と制御ゲ ートのVPPの電位差が小さいため、実効的には浮遊ゲ ートに電子は注入されない。よって、メモリセルのしき い値は変動しない。書き込み動作中、信号SAN1、S AN2, VRFYBB, PREB, BLCB4 "H", 信号SAP1、SAP2、RV1A、RV1B、RV2 B、ECH1、ECH2は"L"、電圧VBはOVであ

【0118】(2)ベリファイ読み出し第1サイクル書き込み動作後、"2"書き込みするメモリセルと"3"書き込みするメモリセルのしきい値を検出する(書き込みベリファイ)。もし、所望のしきい値に達していれば、データ回路のデータを"0"に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み第1サイクルと書き込みベリファイ第1サイクルは全ての"2"書き込みするメモリセルが所望のしきい値に達するまで繰り返され

3

【 0 1 1 9 】図1 9は、ベリファイ読み出し動作(ベリファイ読み出し第 1 サイクル)を示す動作波形図である。

【O120】まず、時刻t1vに、電圧VA、VBがそれ

ぞれ1.8V、1.5Vとなって、ビット線BLa、B

Lbはそれぞれ1.8V、1.5Vになる。信号BLC A、BLCBが"L"となって、ビット線BLaとMO SキャパシタQd1、ビット線BLbとMOSキャパシ タQd2は切り離され、ビット線BLa、BLbはフロ ーティングとなる。信号PREA、PREBが"L"と なって、MOSキャパシタQd1、Qd2のゲート電極 であるノードN1、N2はフローティング状態になる。 続いて時刻t2vに、制御ゲート・選択ゲート駆動回路に よって選択されたブロックの選択された制御ゲートCG 2Aは1.5V、非選択制御ゲートCG1A、CG3 A、CG4Aと選択ゲートSG1A、SG2AはVCC にされる。選択されたメモリセルのしきい値が1.5V 以下なら、ビット線電圧は1.5 Vより低くなる。選択 されたメモリセルのしきい値が1.5V以上なら、ビッ ト線電圧は1.8Vのままとなる。時刻t3vに、信号B LCA、BLCBが"H"とされ、ビット線の電位がN 1、N2に転送される。その後、信号BLCA、BLC Bが"L"となって、ビット線BLaとMOSキャパシ タQd1、ビット線BLbとMOSキャパシタQd2は 切り離される。この後時刻t4vに、信号RV2Aが例え ばVCC以下の1.5Vとされる。nチャネルMOSト ランジスタQn32のしきい値が1Vの場合、"3"書 き込みデータが保持されているデータ回路ではnチャネ ルMOSトランジスタQn 32は "ON" で、ノードN 1は0 Vとなる。"2"書き込みデータが保持されてい るデータ回路で、メモリセルが十分に"2"書き込みさ れている場合にはnチャネルMOSトランジスタQn 3 2は "OFF" で、ノードN1は1.5 V以上に保たれ る。"2"書き込み不十分の場合には、ノードN1は 1.5 V以下である。時刻t5vに信号VRFYBAが "L"となると、"O"または"1"書き込みデータが 保持されているデータ回路では、pチャネルMOSトラ ンジスタQp13 が "ON"であり、ノードN1はVCC となる。信号SAN1、SAP1がそれぞれ"L"、 "H"となってフリップ・フロップFF1が非活性化さ れ、信号ECH1が "H" となってイコライズされる。 この後、信号RV1A、RV1Bが"H"となる。再 度、信号SAN1、SAP1がそれぞれ"H"、"L" となることで、時刻t6vにノードN1の電圧がセンスさ れラッチされる。これで、"2"書き込みデータを保持 しているデータ回路のみ、対応するメモリセルのデータ が十分"2"書き込み状態となったか否かを検出する。 メモリセルのデータが"2"であれば、フリップ・フロ ップFF1でノードN1の電圧をセンスしラッチするこ

とで書き込みデータは"0"に変更される。メモリセルのデータが"2"でなければ、フリップ・フロップFF1でノードN1の電圧をセンスしラッチすることで書き込みデータは"2"に保持される。"0"または"1"または"3"書き込みデータを保持しているデータ回路の書き込みデータは変更されない。

【0121】次に、選択された制御ゲートが2.5Vに される。選択されたメモリセルのしきい値が2.5V以 下なら、ビット線電圧は1.5Vより低くなる。選択さ れたメモリセルのしきい値が2.5V以上なら、ビット 線電圧は1.8Vのままとなる。この後時刻t7vに、信 号BLCA、BLCBが"H"とされ、ビット線の電位 がN1、N2に転送される。再度、信号BLCA、BL CBが "L"となって、ビット線BLaとMOSキャパ シタQd1、ビット線BLbとMOSキャパシタQd2 は切り離される。この後、信号VRFYBCが"L"と なると、"0"または"1"書き込みデータが保持され ているデータ回路および、"2"書き込みが十分に行わ れたデータ回路では、pチャネルMOSトランジスタQ p12Cが "ON"であり、ノードN1はVCCとなる。信 号SAN1、SAP1がそれぞれ "L"、 "H"となっ てフリップ・フロップFF1が非活性化され、信号EC H1が "H" となってイコライズされる。この後、信号 RV1A、RV1Bが"H"となる。その後時刻t8v に、信号SAN1、SAP1がそれぞれ"H"、"L" となることで、ノードN1の電圧がセンスされラッチさ れる。

【0122】この後、図19に示されるように、書き込みデータの変換が更に行われる。時刻t9vに、信号BLCA、BLCBが"H"とされ、ビット線の電位がN1、N2に転送される。再度、信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbとMOSキャパシタQd2は切り離される。この後時刻t10v に、信号VRFYBA1が"H"となると、"0"または"2"書き込みデータが保持されているデータ回路では、nチャネルMOSトランジスタQn2が"0N"であり、ノードn1はVCCとなる。信号SAN2、SAP2がそれぞれ"L"、"H"となってフリップ・フロップFF2が非活性化さ

れ、信号ECH2が"H"となってイコライズされる。 この後、信号RV2A、RV2Bが"H"となる。その 後時刻t11vに、信号SAN2、SAP2がそれぞれ "H"、"L"となることで、ノードN1の電圧がセン スされラッチされる。

【0123】上記第2の実施の形態では、時刻t10v に VRFYBA1をVCCにすることにより、"0"書き 込みおよび"2"書き込みする場合のMOS キャパシタQ d 1のノードN1を、ノードN2の電位(1.5V)よりも高くなるように充電している。t10v にRV2Bを 例えば1.5Vにしても良い。この場合、"0"書き込

みまたは "2"書き込みの場合には、ノードN6が0VなのでnチャネルMOSトランジスタQn33がオンしN2は0Vになる。一方、"1"または"3"書き込みの場合には、ノードN6がVCC、N2が1.5VなのでnチャネルMOSトランジスタQn33はオフし、N2は1.5Vを保たれる。時刻t10vにVRFYBA1をVCCにして行う、"0"書き込みおよび"2"書き込みする場合のN1への充電はN2の電位(0V)よりも大きければよいので、N1の充電は例えば0.5V程度の低い電圧でよい。

【0124】以上のようにして、"3"書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分"3"書き込み状態となったか否かを検出する。メモリセルのデータが"3"であれば、フリップ・フロップFF1、FF2でノードN1の電圧をセンスしラッチすることで書き込みデータは"0"に変更される。メモリセルのデータが"3"でなければ、フリップ・フロップFF1、FF2でノードN1の電圧をセンスしラッチすることで書き込みデータは"3"に保持される。"0"または"1"または"2"書き込みデータを保持しているデータ回路の書き込みデータは変更されない。

【0125】書き込みベリファイ中、信号VRFYBBは "H"、電圧Vsは0Vとする。

【0126】図20は、"2"または"3"書き込みが充分に行われた後、フリップ・フロップFF1、FF2が、ラッチしているデータを示す図である。

【0127】"2"書き込みまたは"3"書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図20のようになる。つまり"2"書き込みまたは"3"書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路6**-0、6**-1、…、6**-m-1、6**-mのノードN3が"H"、N4が"L"になる。これを検出すると、"2"書き込みまたは"3"書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。

【0128】図21は、書き込み終了一括検知トランジスタを有したデータ回路の回路図である。

【0129】 "2" 書き込みおよび "3" 書き込み終了 の検出は、例えば図21に示されるような "2"、

"3"書き込み終了一括検知トランジスタQn5を用いればよい。VRTは、ベリファイリード第1サイクル後、例えばVCCにプリチャージされる。"2"または"3"書き込みが不十分なメモリセルが1つでもあると、そのデータ回路のノードN4は"H"なのでnチャネルMOSトランジスタQn5はオンし、VRTは接地される。すべての"2"または"3"書き込みするメモリセルが十分に書き込まれると、データ回路6**-0、、6**-1、…、6**-mのノードN4が"L"にな

る。その結果、全てのデータ回路内のnチャネルMOSトランジスタQn5がオフし、VRTはプリチャージ電位を保つ。

【0130】(3)プログラム第2サイクル "2"および"3"書き込みがすべて終了した後は、"1"書き込み(プログラム第2サイクル)が行われる。"1"書き込み時のフリップフロップのノード電位は図20である。つまり"1"書き込みの場合には、ノードN5が"L"になりビット線に書き込み電位が印加され、"1"書き込み以外ではノードN5が"H"になり、ビット線に書き込み非選択電位が印加される。

【0131】図22は、書き込み動作(プログラム第2サイクル)を示す動作波形図である。

【0132】時刻t1pに、電圧VRFYBA1が"H"になり、"0"または"2"または"3"書き込みするビット線BLaが書き込み非選択電圧VCCに充電される。nチャネルMOSトランジスタQn39のしきい値分の電圧降下分が問題になるときは、信号BLCAを昇圧すればよい。続いて、信号RV2AがVCCとされる。これによって、データ"0"または"2"または"3"が保持されているデータ回路からは書き込み非選択電圧VCCがビット線BLaに印加される。データ"1"が保持されているデータ回路からはビット線BLaに書き込みビット線電位0Vが印加される。

【0133】制御ゲート・選択ゲート駆動回路によっ て、選択されたブロックの選択ゲートSG1A、制御ゲ ートCG1A~CG4AがVCCとなる。選択ゲートS G2AはOVである。次に、時刻t2pに選択された制御 ゲートCG2Aが高電圧VPP(例えば20V)、非選 択制御ゲートCG1A、CG3A、CG4AがVM (例 えば10V)となる。データ"1"が保持されているデ ータ回路に対応するメモリセルでは、0Vのチャネル電 位と制御ゲートのVPPの電位差によって、浮遊ゲート に電子が注入されしきい値が上昇する。データ"0"ま たは"2"または"3"が保持されているデータ回路に 対応するメモリセルでは、チャネル電位と制御ゲートの VPPの電位差が小さいため、実効的には浮遊ゲートに 電子は注入されない。よって、メモリセルのしきい値は 変動しない。書き込み動作中、信号SAN1、SAN 2、VRFYBB、PREB、BLCBは"H"、信号 SAP1, SAP2, RV1A, RV1B, ECH1, ECH2は"L"、電圧VBはOVである。

【0134】(4)ベリファイ読み出し第2サイクル書き込み第2サイクル終了後、"1"書き込みするメモリセルのしきい値を検出する(書き込みベリファイ第2サイクル)。もし、所望のしきい値に達していれば、データ回路のデータを"0"に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み動作と書き込みベリファイは全ての"1"書き込みするメモリセルが所

望のしきい値に達するまで繰り返される。

【 0 1 3 5 】 図 2 4 は、ベリファイ読み出し動作(ベリファイ読み出し第 2 サイクル)を示す動作波形図である。

【O136】まず時刻、tlyに、電圧VA、VBがそれ ぞれ1.8V、1.5Vとなって、ビット線BLa、B Lbはそれぞれ1.8V、1.5Vになる。信号BLC A、BLCBが"L"となって、ビット線BLaとMO SキャパシタQd1、ビット線BLbとMOSキャパシ タQd2は切り離され、ビット線BLa、BLbはフロ ーティングとなる。信号PREA、PREBが"L"と なって、MOSキャパシタQd1、Qd2のゲート電極 であるノードN1、N2はフローティング状態になる。 続いて時刻t2yに、制御ゲート・選択ゲート駆動回路に よって選択されたブロックの選択された制御ゲートCG 2Aは0.5V、非選択制御ゲートCG1A、CG3 A、CG4Aと選択ゲートSG1A、SG2AはVCC にされる。選択されたメモリセルのしきい値が0.5V 以下なら、ビット線電圧は1.5 Vより低くなる。選択 されたメモリセルのしきい値が0.5V以上なら、ビッ ト線電圧は1.8Vのままとなる。時刻t3yに、信号B LCA、BLCBが"H"とされ、ビット線の電位がN 1、N2に転送される。その後、信号BLCA、BLC Bが"L"となって、ビット線BLaとMOSキャパシ タQd1、ビット線BLbとMOSキャパシタQd2は 切り離される。この後時刻も少に信号VRFYBA1が "H"となると、"O"または"2"または"3"書き 込みデータが保持されているデータ回路では、nチャネ ルMOSトランジスタQn2が"ON"であり、ノードN 1はVCCとなる。

【0137】信号SAN2、SAP2がそれぞれ

"L"、"H"となってフリップ・フロップFF2が非 活性化され、信号ECH2が"H"となってイコライズ される。この後、信号RV2A、RV2Bが"H"とな る。再度、信号SAN2、SAP2がそれぞれ"H"、 "L"となることで、時刻t5yにノードN1の電圧がセ ンスされラッチされる。これで、"1"書き込みデータ を保持しているデータ回路のみ、対応するメモリセルの データが十分"1"書き込み状態となったか否かを検出 する。メモリセルのデータが"1"であれば、フリップ ·フロップFF2でノードN1の電圧をセンスしラッチ することで書き込みデータは"0"に変更される。メモ リセルのデータが"1"でなければ、フリップ・フロッ プFF1でノードN2の電圧をセンスしラッチすること で書き込みデータは"1"に保持される。"0"または "2"または"3"書き込みデータを保持しているデー 夕回路の書き込みデータは変更されない。

【0138】図24は、"3"書き込みが充分に行われた後、フリップ・フロップFF1、FF2が、ラッチしているデータを示す図である。

【0139】"1"書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図24のようになる。つまり"1"書き込みするすべてのメモリセルが十分に書き込まれると、すべてのデータ回路6**-0、6**-1、…、6**-m-1、6**-mのノードN5が"H"、N6が"L"になる。これを検出すると、全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。

【0140】プログラムサイクル2の書き込み終了の検出は、例えば図21に示されるような書き込み終了一括検知トランジスタQn6を用いればよい。VREDは、ベリファイリード第2サイクル後、例えばVCCにプリチャージされる。"1"書き込みが不十分なメモリセルが1つでもあると、そのデータ回路のノードN6は"H"なのでnチャネルMOSトランジスタQn6はオンし、VREDは接地される。すべてのメモリセルが十分に書き込まれると、データ回路6**-0、6**-1、…、6**-m-1、6**-mのノードN6が"L"になる。その結

【0141】以上、第2の実施の形態に係るEEPRO Mを説明したが、ベリファイ読み出し、書き込み、通常 の読み出し等は、他の動作が可能である。

果、全てのデータ回路内のnチャネルMOS トランジスタ Qn6がオフし、VREDはプリチャージ電位を保つ。

【0142】図25は、他のベリファイ読み出し動作 (ベリファイ読み出し第1サイクル)を示す動作波形図 である。

【0143】例えばベリファイ読み出し第1サイクルは、図25の動作波形図のように動作させても良い。

【0144】図25に示すベリファイ読み出し第1サイクルでは、時刻t7vまでの動作は、図19に示すベリファイ読み出し第1サイクルと同様であり、時刻t7v以降の動作が異なっている。

【O145】時刻t7vに信号BLCA、BLCBが "H"とされ、ビット線の電位がN1、N2に転送され る。メモリセルのしきい値が2.5V以上である場合に はビット線BLaは1.5V以上、2.5V以下である 場合にはビット線BLbは1.5 V以下である。その 後、信号BLCA、BLCBが"L"となって、ビット 線BLaとMOSキャパシタQd1、ビット線BLbと MOSキャパシタQd2は切り離される。この後、時刻 t8zに信号VRFYBA1が"H"となると、"O"ま たは"2"書き込みデータが保持されているデータ回路 では、nチャネルMOSトランジスタQn2が"ON"で あり、ノードN1は1. 5V以上となる。信号SAN 2、SAP 2がそれぞれ "L"、 "H" となってフリッ プ・フロップFF2が非活性化され、信号ECH2が "H"となってイコライズされる。この後、信号RV2 A、RV2Bが"H"となる。その後時刻t9zに、信号 SAN2、SAP2がそれぞれ"H"、"L"となるこ とで、ノードN1の電圧がセンスされラッチされる。

【0146】この後、図25に示されるように、書き込 みデータの変換が更に行われる。時刻 t 10z に、信号B LCA、BLCBが"H"とされ、ビット線の電位がN 1、N2に転送される。再度、信号BLCA、BLCB が "L"となって、ビット線BLaとMOSキャパシタ Qd1、ビット線BLbとMOSキャパシタQd2は切 り離される。この後時刻t11zに、信号VRFYBAが "L"となると、"0"または"1"書き込みデータが 保持されているデータ回路、および"2"書き込みが十 分におこなわれたデータ回路では、pチャネルMOSト ランジスタQp13 が "ON" であり、ノードN1はVC Cとなる。信号SAN1、SAP1がそれぞれ"L"、 "H"となってフリップ・フロップFF1が非活性化さ れ、信号ECH1が"H"となってイコライズされる。 この後、信号RV1A、RV1Bが"H"となる。その 後、時刻t12z に、信号SAN1、SAP1がそれぞれ "H"、"L"となることで、ノードN1の電圧がセン スされラッチされる。

【0147】以上のように、"3"書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分"3"書き込み状態となったか否かを検出できる。メモリセルのデータが"3"であれば、フリップ・フロップFF1、FF2でノードN1の電圧をセンスしラッチすることで書き込みデータは"0"に変更される。メモリセルのデータが"3"でなければ、フリップ・フロップFF1、FF2でノードN1の電圧をセンスしラッチすることで書き込みデータは"3"に保持される。"0"または"1"または"2"書き込みデータを保持しているデータ回路の書き込みデータは変更されない。"2"書き込みまたは"3"書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図20のようになる。つまり、

"2"書き込みまたは"3"書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路6**-0、6**-1、…、6**-m-1、6**-mのノードN3が"H"、N4が"L"になる。これを検出することにより、"2"書き込みまたは"3"書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。

【0148】また、データ回路の回路構成も、図12、図21に示す回路構成に限られるものではなく、他の回路構成であっても良い。

【 0 1 4 9 】 図 2 6 および図 2 7 はそれぞれ、データ回路の他の回路図である。

【0150】図26に示すデータ回路の、VRFYBA1、VRFYBB1の動作タイミングは、図12、図21のデータ回路と同様の動作タイミングを用いた場合(動作波形図;図13、図18、図19、図22、図23、図25)、VCCを0V、0VをVCCにすればよい。なお、VRFYBA,VRFYBBの動作タイミン

グは、図12、図21のデータ回路を用いた場合と同様である。

【0151】また、図27に示すデータ回路の、VRFYBA, VRFYBBの動作タイミングは、図12、図 21のデータ回路と同様な動作タイミングを用いた場合(動作波形図;図13、図18、図19、図22、図23、図25)、VCCを0V,0VをVCCにすればよい。なお、VRFYBA1,VRFYBB1の動作タイミングは、図12、図21のデータ回路を用いた場合と同様である。

【0152】上記第2の実施の形態では、まず"2"、"3"データを同時に書いてから、次に"1"データの書き込みを行ったが、書き込む順番は大いに任意性を有する。例えば"1"、"2"を書き込んでから、次に"3"を書き込んでも良いし、"1"、"3"を書き込んでから"2"を書き込んでも良い。

【0153】<実施の形態3>次に、この発明の第3の 実施の形態に係る多値記憶NAND型EEPROMを説明する。

【0154】上記第2の実施の形態では、まず、"2" 状態および"3"状態をほぼ同時に書き込んでから、

"1"状態を書き込むものを例示したが、この第3の実施の形態では、"1"状態、"2"状態、および"3"状態をほぼ同時に書き込むものである。

【0155】なお、第3の実施の形態に係るEEPROMは、第2の実施の形態に係るEEPROMと同様に、図1、図2に示した構成と同様な構成を持つ。

【0156】図28は、この発明の第3の実施の形態に係るEEPROMが有するデータ回路の回路図である。図28に示すデータ回路は、4値記憶を例に構成されている。

【0157】図28に示すように、メモリセルM1~M4が直列に接続され、NAND型セルを構成している。その両端は、選択トランジスタS1、S2を介して、それぞれビット線BL、ソース線Vsに接続される。制御ゲートCGを共有するメモリセルM群は、"ページ"と呼ばれる単位を形成し、同時にデータ書き込み・読み出しされる。また、4本の制御ゲートCG1~CG4に繋がるメモリセル群でブロックを形成する。"ページ"、"ブロック"は制御ゲート・選択ゲート駆動回路によって選択される。各ビット線BL0~BLmには、データ回路6**-0。6**-1。6**-m-1。6**-mが接続さ

て選択される。各ビット線BL0 ~BLm には、データ 回路6**-0、6**-1、…、6**-m-1、6**-mが接続さ れ、対応するメモリセルへの書き込みデータを一時的に 記憶したりする。

【0158】メモリセルの書き込み状態としきい値との 関係は、第1の実施の形態と同様であり、例えば図11 に示すとおりである。

【0159】図28に示すように、nチャネルMOSトランジスタQn21、Qn22、Qn23とpチャネルMOSトランジスタQp9、Qp10、Qp11により

構成されるフリップ・フロップFF1と、nチャネルMOSトランジスタQn29、Qn30、Qn31とpチャネルMOSトランジスタQp16、Qp17、Qp18により構成されるFF2とには、書き込み/読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。

【0160】フリップ・フロップFF1、FF2は、「"0"書き込みをするか、"1"書き込みをするか、 "2"書き込みをするか、"3"書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「"0"の情報を保持しているか、"1"の情報を保持しているか、"3"の情報を保持しているか、"3"の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。

【0161】データ入出力線 IOA、IOBとフリップ・フロップFF1は、nチャネルMOSトランジスタQ n28、Qn27を介して接続される。データ入出力線 IOC、IODとフリップ・フロップFF2は、nチャネルMOSトランジスタQn35、Qn36を介して接続される。データ入出力線 IOA、IOB、IOC、IODは、図1中のデータ入出力バッファ4にも接続される。

【0162】nチャネルMOSトランジスタQn27、Qn28、Qn35、Qn36のゲートは、NAND論理回路G2とインバータI4で構成されるカラムアドレスデコーダの出力に接続される。nチャネルMOSトランジスタQn26、Qn34は、それぞれフリップ・フロップFF1、FF2を信号ECH1、ECH2が"H"となってイコライズする。nチャネルMOSトランジスタQn24、Qn32は、フリップ・フロップFF1、FF2とMOSキャパシタQd1の接続を制御する。nチャネルMOSトランジスタQn25、Qn33は、フリップ・フロップFF1、FF2とMOSキャパ

シタQd2の接続を制御する。

【0163】pチャネルMOSトランジスタQp12 C、Qp13Cで構成される回路は、活性化信号VRF YBACによって、フリップ・フロップFF1のデータ に応じて、MOSキャパシタQd1のゲート電圧を変更 する。pチャネルMOSトランジスタQp14C、Qp 15℃で構成される回路は、活性化信号VRFYBBC によって、フリップ・フロップFF1のデータに応じ て、MOSキャパシタQd2のゲート電圧を変更する。 pチャネルMOSトランジスタQp12C、Qp19 C、Qp20Cで構成される回路は、活性化信号VRF YBA2Cによって、フリップ・フロップFF1および FF2のデータに応じて、MOSキャパシタQd1のゲ ート電圧を変更する。pチャネルMOSトランジスタQ p14C、Qp21C、Qp22Cで構成される回路 は、活性化信号VRFYBB2Cによって、フリップ・ フロップFF1およびFF2のデータに応じて、MOS キャパシタQd2のゲート電圧を変更する。nチャネル MOSトランジスタQn1C、Qn2Cで構成される回路は、活性化信号VRFYBA1Cによって、フリップ・フロップFF2のデータに応じて、MOSキャパシタQd1のゲート電圧を変更する。nチャネルMOSトランジスタQn3C、Qn4Cで構成される回路は、活性化信号VRFYBB1Cによって、フリップ・フロップFF2のデータに応じて、MOSキャパシタQd2のゲート電圧を変更する。

【0164】MOSキャパシタQd1、Qd2は、ディプリーション型nチャネルMOSトランジスタで構成され、ビット線容量より十分小さくされる。nチャネルMOSトランジスタQn37は、信号PREAによってMOSキャパシタQd1を電圧VAに充電する。nチャネルMOSトランジスタQn38は、信号PREBによってMOSキャパシタQd2を電圧VBに充電する。nチャネルMOSトランジスタQn39、Qn40は、信号BLCA、BLCBによって、データ回路3とビット線BLa、BLbの接続をそれぞれ制御する。nチャネルMOSトランジスタQn37、Qn38で構成される回路はビット線電圧制御回路を兼ねる。

【0165】次に、このように構成されたEEPROMの動作を、動作波形図に従って説明する。以下では制御ゲートCG2Aが選択されている場合を示す。

【0166】<読み出し動作>図29は、読み出し動作を示す動作波形図である。

【0167】図29に示すように、まず、電圧VA、V Bがそれぞれ1.8V、1.5Vとなって、ビット線B La、BLbはそれぞれ1.8V、1.5Vになる。時 刻t1RC に信号BLCA、BLCBが"L"となって、 ビット線BLaとMOSキャパシタQd1、ビット線B LbとMOSキャパシタQd2は切り離され、ビット線 BLa、BLbはフローティングとなる。信号PRE A、PREBが"L"となって、MOSキャパシタQd 1、Qd2のゲート電極であるノードN1、N2はフロ ーティング状態になる。続いて、時刻t2RC に制御ゲー ト・選択ゲート駆動回路によって選択されたブロックの 選択された制御ゲートCG2AはOV、非選択制御ゲー トCG1A、CG3A、CG4Aと選択ゲートSG1 A、SG2AはVCCにされる。選択されたメモリセル のしきい値が0V以下なら、ビット線電圧は1.5Vよ り低くなる。選択されたメモリセルのしきい値がOV以 上なら、ビット線電圧は1.8Vのままとなる。この 後、時刻t3RC に信号BLCA、BLCBが"H"とな りビット線のデータがMOS キャパシタQd1, Qd2に 転送される。その後、再度、信号BLCA、BLCBが "L"となって、ビット線BLaとMOSキャパシタQ d1、ビット線BLbとMOSキャパシタQd2は切り 離される。信号SAN1、SAP1がそれぞれ"L"、 "H"となってフリップ・フロップFF1が非活性化さ

れ、信号ECH1が"H"となってイコライズされる。この後、信号RV1A、RV1Bが"H"となる。時刻 t 4RC に再度、信号SAN1、SAP1がそれぞれ"H"、"L"となることで、ノードN1の電圧がセンスされラッチされる。これで、「メモリセルのデータが"O"か、或いは"1"または"2"または"3"か」がフリップ・フロップFF1によってセンスされ、その情報はラッチされる。

【0168】次に、選択された制御ゲートが1 Vにされ る。選択されたメモリセルのしきい値が1V以下なら、 ビット線電圧は1.5Vより低くなる。選択されたメモ リセルのしきい値が1 V以上なら、ビット線電圧は1. 8Vのままとなる。時刻t5RC に信号PREA、PRE Bが "H" となって、MOSキャパシタQd1、Qd2 のゲート電極であるノードN1、N2はそれぞれ1.8 V、1.5Vになる。信号PREA、PREBが"L" となって、MOSキャパシタQd1、Qd2のゲート電 極であるノードN1、N2はフローティング状態にな る。この後、時刻t6RCに信号BLCA、BLCBが "H"とされる。再度、信号BLCA、BLCBが "L"となって、ビット線BLaとMOSキャパシタQ d1、ビット線BLbとMOSキャパシタQd2は切り 離される。信号SAN2、SAP2がそれぞれ"L"、 "H"となってフリップ・フロップFF2が非活性化さ れ、信号ECH2が"H"となってイコライズされる。 この後、信号RV2A、RV2Bが "H" となる。時刻 t7RC に再度、信号SAN2、SAP2がそれぞれ "H"、"L"となることで、ノードN1の電圧がセン スされラッチされる。これで、「メモリセルのデータが "0" または"1"か、或いは"2" または"3"か」 がフリップ・フロップFF2によってセンスされ、その 情報はラッチされる。

【 O 1 6 9】図3 O は、時刻 t 7RC のときにフリップ・フロップFF1、FF2がセンスし、ラッチしている読み出しデータを示す図である。この時のフリップフロップFF1、FF2のノードN3C、N5Cの電位は図3 Oのようになる。

【0170】最後にメモリセルに書き込まれたデータが「"2"または"3"か」がセンスされる。選択された制御ゲートが2Vにされる。選択されたメモリセルのしきい値が2V以下なら、ビット線電圧は1.5Vより低くなる。選択されたメモリセルのしきい値が2V以上なら、ビット線電圧は1.8Vのままとなる。時刻も8RCに信号PREA、PREBが"H"となって、MOSキャパシタQd1、Qd2のゲート電極であるノードN1、N2はそれぞれ1.8V、1.5Vになる。信号PREA、PREBが"L"となって、MOSキャパシタQd1、Qd2のゲート電極であるノードN1、N2はフローティング状態になる。この後、時刻も10RCに信号BLCA、BLCBが"H"とされる。その後、再度、

信号BLCA、BLCBが"L"となって、ビット線B LaとMOSキャパシタQd1、ビット線BLbとMO SキャパシタQd2は切り離される。MOS キャパシタの データをセンスするに先立ち、時刻t11RCにVRFYB A2Cが0Vになる。図22からわかるように、ノード N5Cが "Low level" およびノードN3Cが "Highle vel" (つまりノードN4Cが "Low level") になる のは"1" データの場合のみである。 従って"1" デー タの場合のみpチャネルMOS トランジスタQp12C, Qp19C, Qp20Cがオンし、ノードN1がVCC になる。その後、信号SAN1、SAP1がそれぞれ "L"、"H"となってフリップ・フロップFF1が非 活性化され、信号ECH1が"H"となってイコライズ される。この後、信号RV1A、RV1Bが"H"とな る。時刻t12RCに再度、信号SAN1、SAP1がそれ ぞれ "H"、 "L"となることで、ノードN1の電圧が センスされラッチされる。これで、「メモリセルのデー タが "2" か "3" か」がフリップ・フロップFF1に よってセンスされ、その情報はラッチされる。

【0171】図31は、フリップ・フロップFF1、FF2がセンスし、ラッチする読み出しデータを示す図である。

【 0 1 7 2 】以上の読み出し動作の結果、4値のデータが、図3 1 のようにフリップフロップFF1,FF2にラッチされる。図中の各データのしきい値分布は次のとうりである。

[0173]

データ "0"・・・しきい値: 0 V以下 データ "1"・・・しきい値0.5V以上0.8V以下 データ "2"・・・しきい値1.5V以上1.8V以下 データ "3"・・・しきい値2.5V以上2.8V以下 読み出し中、信号VRFYBAC、VRFYBBCは "H"、信号VRFYBA1C, VRFYBB1Cは "L"である。また、電圧Vsは0 Vとする。

【 O 1 7 4】カラムアドレスデコーダに入力されるカラム活性化信号CENBが"H"となると、アドレス信号によって選択されたデータ回路に保持されているデータがデータ入出力線IOA、IOB、IOC、IODに出力され、データ入出力バッファ4を介してEEPROM外部へ出力される。

【 O 1 7 5 】メモリセルに記憶されているデータ、しきい値、データ入出力線 I O A、 I O B、 I O C、 I O D に読み出し後に出力されるレベルの関係は図 3 1 のとうりである。

【0176】チップ外部への出力データは、データ入出力バッファ5でデータ入力線IOA、IOB、IOC、IODに出力された信号をもとに変換したものもよい。

【0177】<書き込み動作>まず、書き込みデータが フリップフロップFF1, FF2にロードされる。その 後、"1"データ、"2"データおよび"3"データが ほぼ同時に書き込まれる。そして"1"データ、"2"データ、"3"データが十分書き込まれたかを調べるベリファイリードが行われ、書き込み不十分のメモリセルがある場合には、再書き込みが行われる。すべてのメモリセルが十分に書き込まれることを、書き込み終了検知回路が検知することにより書き込みが終了する。

【0178】以下では、まず、プログラムについて説明 し、次にベリファイリードについて説明する。

【0179】(1)プログラム

書き込み動作前に、入力された2ビット分のデータは、 データ入出力バッファ5で変換されて、データ回路 6** に入力される。

【0180】図32は、データ回路6**に入力され、フリップ・フロップFF1、FF2がラッチする書き込みデータを示す図である。4値データとデータ入出力線IOA、IOB、IOC、IODの関係は図32のとうりである。

【 0 1 8 1 】変換された 4 値データは、カラム活性化信号 CENBが"H"で、アドレス信号で指定されたカラム番地のデータ回路に転送される。

【0182】図33は、書き込み動作を示す動作波形図である。

【0183】まず、時刻t1sに、電圧VAがビット線書き込み制御電圧1Vとなってビット線BLaが1Vとされる。nチャネルMOSトランジスタQn39のしきい値分の電圧降下分が問題になるときは、信号BLCAを昇圧すればよい。続いて、信号PREが"L"となってビット線がフローティングにされる。次に、時刻t2sに信号RV2Aが1.5Vとされる。これによって、データ"1"または"3"が保持されているからはビット線制御電圧OVがビット線に印加される。nチャネルMOSトランジスタQn32のしきい値を1Vとすると、

"0"または"2"書き込み時にはnチャネルMOSトランジスタQn32は"OFF"、"1"または"3"書き込み時には"ON"となる。その後、時刻t3sにVRFYBACがOVになり、データ"0"またはデータ"1"が保持されているデータ回路からはビット線書き込み制御電圧VCCがビット線に出力される。

【0184】そして、時刻t4sにVRFYBA2Cが0Vになり、データ"1"が保持されているデータ回路からはV1を介してビット線"1"書き込み電位2Vがビット線に出力される。

【0185】その結果、"0"書き込みするビット線はVCC、"1"書き込みするビット線は2V, "2"書き込みするビット線は1V, "3"書き込みするビット線は0Vになる。

【 O 1 8 6 】時刻 t 1sに制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートSG 1 A、制御ゲートCG1A~CG4AがVCCとなる。選択ゲートSG2AはOVである。次に、選択された制御

ゲートCG2Aが高電圧VPP(例えば20V)、非選 択制御ゲートCG1A、CG3A、CG4AがVM (例 えば10V)となる。データ"3"が保持されているデ ータ回路に対応するメモリセルでは、OVのチャネル電 位と制御ゲートのVPPの電位差によって、浮遊ゲート に電子が注入されしきい値が上昇する。データ"2"が 保持されているデータ回路に対応するメモリセルでは、 1 Vのチャネル電位と制御ゲートのVPPの電位差によ って、浮遊ゲートに電子が注入されしきい値が上昇す る。データ"1"が保持されているデータ回路に対応す るメモリセルでは、2Vのチャネル電位と制御ゲートの VPPの電位差によって、浮遊ゲートに電子が注入され しきい値が上昇する。"2"書き込みの場合のチャネル 電位を1V、"1"書き込みの場合のチャネル電位を2Vに しているのは、電子の注入量を"3"データ書き込みの 場合、"2"書き込みの場合、"1"書き込みの場合の 順番で少なくするためある。データ"0"が保持されて いるデータ回路に対応するメモリセルでは、チャネル電 位と制御ゲートのVPPの電位差が小さいため、実効的 には浮遊ゲートに電子は注入されない。よって、メモリ セルのしきい値は変動しない。書き込み動作中、信号S AN1、SAN2、PREB、BLCBは"H"、信号 SAP1, SAP2, VRFYBA1C, RV1A, R V1B、RV2B、ECH1、ECH2は"L"、電圧 VBは0Vである。

【0187】(2)ベリファイ読み出し

書き込み動作後、書き込みが充分に行われたかを検出する(書き込みベリファイ)。もし、所望のしきい値に達していれば、データ回路のデータを"O"に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み動作と書き込みベリファイは全ての"1"書き込みするメモリセル、"2"書き込みするメモリセルおよび"3"書き込みするメモリセルが所望のしきい値に達す

"3"書き込みするメモリセルが所望のしきい値に達するまで繰り返される。

【0188】図34および図35はそれぞれ、ベリファイ読み出し動作を示す動作波形図である。

【0189】以下、図34および図35を参照し、書き込みベリファイ動作を説明する。

【 0 1 9 0 】はじめに、"1"書き込みするメモリセル が所定のしきい値に達しているかを検出する。

【 O 1 9 1 】まず、図34に示すように、時刻t 1ycに、電圧VA、VBがそれぞれ1.8V、1.5Vとなって、ビット線BLa、BLbはそれぞれ1.8V、1.5Vになる。信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbとMOSキャパシタQd2は切り離され、ビット線BLa、BLbはフローティングとなる。信号PREA、PREBが"L"となって、MOSキャパシタQd1、Qd2のゲート電極であるノードN1、N2は

フローティング状態になる。続いて時刻t2ycに、制御 ゲート・選択ゲート駆動回路によって選択されたブロッ クの選択された制御ゲートCG2Aは0.5V、非選択 制御ゲートCG1A、CG3A、CG4Aと選択ゲート SG1A、SG2AはVCCにされる。選択されたメモ リセルのしきい値がO.5V以下なら、ビット線電圧は 1. 5 V より低くなる。選択されたメモリセルのしきい 値が0.5V以上なら、ビット線電圧は1.8Vのまま となる。時刻t3yc に、信号BLCA、BLCBが "H"とされ、ビット線の電位がN1、N2に転送され る。その後、信号BLCA、BLCBが"L"となっ て、ビット線BLaとMOSキャパシタQd1、ビット 線BLbとMOSキャパシタQd2は切り離される。こ の後時刻 t 4yc に R V 1 A が 1.5 V に なり、"2"書 き込みの場合および"3"書き込みの場合には、ノード N1がOVに放電される。時刻t5yc に信号VRFYB A1Cが "H" となると、 "O" または "2" 書き込み データが保持されているデータ回路では、nチャネルM OSトランジスタQn2が"ON"であり、ノードN1は VCCとなる。その結果、ノードN1は"O"書き込み または "2" 書き込みの場合にはVCC、 "3" 書き込 みの場合にはOVになる。

【0192】信号SAN2、SAP2がそれぞれ

"L"、"H"となってフリップ・フロップFF2が非 活性化され、信号ECH2が"H"となってイコライズ される。この後、信号RV2A、RV2Bが"H"とな る。再度、信号SAN2、SAP2がそれぞれ"H"、 "L"となることで、時刻 t 6yc にノードN 1 の電圧が センスされラッチされる。これで、"1"書き込みデー タを保持しているデータ回路のみ、対応するメモリセル のデータが十分"1"書き込み状態となったか否かを検 出する。メモリセルのデータが"1"であれば、フリッ プ・フロップFF2でノードN1の電圧をセンスしラッ チすることで書き込みデータは"0"に変更される。メ モリセルのデータが"1"でなければ、フリップ・フロ ップFF1でノードN2の電圧をセンスしラッチするこ とで書き込みデータは"1"に保持される。"0"また は "2" または "3" 書き込みデータを保持しているデ ータ回路の書き込みデータは変更されない。

【0193】次に、選択された制御ゲートが1.5 Vにされる。選択されたメモリセルのしきい値が1.5 V以下なら、ビット線電圧は1.5 Vより低くなる。選択されたメモリセルのしきい値が1.5 V以上なら、ビット線電圧は1.8 Vのままとなる。時刻t 7yc にPREA,PREBがVCCになりノードN1、N2が1.8 V、1.5 Vになった後、フローティングになる。この後時刻t 8yc に、信号BLCA、BLCBが"H"とされ、ビット線の電位がN1、N2に転送される。その後、信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbと

MOSキャパシタQd 2は切り離される。この後、時刻 t9yc に、信号RV 2 Aが例えばVC C以下の1.5 V とされる。n チャネルMOSトランジスタQn 3 2のしきい値が1 Vの場合、"3"書き込みデータが保持されているデータ回路ではn チャネルMOSトランジスタQn 3 2は"ON"で、ノードN1は0 Vとなる。"2"書き込みデータが保持されているデータ回路で、メモリセルが十分に"2"書き込みされている場合にはn チャネルMOSトランジスタQn 3 2は"OFF"で、ノードN1は1.5 V以上に保たれる。"2"書き込み不十分の場合には、ノードN1は1.5 V以下である。時刻 t 10ycに信号 VRFYBACが"L"となると、"0"または"1"書き込みデータが保持されているデータ回路では、p チャネルMOSトランジスタQp13 が"ON"であり、ノードN1はVCCとなる。

【0194】信号SAN1、SAP1がそれぞれ "L"、"H"となってフリップ・フロップFF1が非活性化され、信号ECH1が"H"となってイコライズされる。この後、信号RV1A、RV1Bが"H"となる。再度、信号SAN1、SAP1がそれぞれ"H"、"L"となることで、時刻t11ycにノードN1の電圧がセンスされラッチされる。これで、"2"書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが"2"であれば、フリップ・フロップFF1でノードN1の電圧をセンスしラッチすることで書き込みデータは"0"に変更される。メモリセルのデータが"2"でなければ、フリップ・フロップFF1でノードN1の電圧をセンスしラッチすることで書き込みデータは"0"に保持される。"0"またとで書き込みデータは"2"に保持される。"0"また

【0195】次に、選択された制御ゲートが2.5Vにされる。選択されたメモリセルのしきい値が2.5V以下なら、ビット線電圧は1.5Vより低くなる。選択されたメモリセルのしきい値が2.5V以上なら、ビット線電圧は1.8Vのままとなる。この後、時刻 t12ycに、信号BLCA、BLCBが"H"とされ、ビット線の電位がN1、N2に転送される。再度、信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbとMOSキャパシタQd2は切り離される。この後時刻 t13ycに、信号VRFYBACが"L"となると、"0"または"1"書き込みデータが保持されているデータ回路および、

は"1"または"3"書き込みデータを保持しているデ

ータ回路の書き込みデータは変更されない。

"2"書き込みが十分に行われたデータ回路では、pチャネルMOSトランジスタQp13cが"ON"であり、ノードN1はVCCとなる。信号SAN1、SAP1がそれぞれ"L"、"H"となってフリップ・フロップFF1が非活性化され、信号ECH1が"H"となってイコライズされる。この後、信号RV1A、RV1Bが

"H"となる。その後時刻 t 14ycに、信号SAN1、SAP1 がそれぞれ "H"、"L"となることで、ノード N1 の電圧がセンスされラッチされる。

【0196】この後、図35に示すように、書き込みデ ータの変換が更に行われる。時刻t15ycに、信号BLC A、BLCBが"H"とされ、ビット線の電位がN1、 N2に転送される。再度、信号BLCA、BLCBが "L"となって、ビット線BLaとMOSキャパシタQ d1、ビット線BLbとMOSキャパシタQd2は切り 離される。この後時刻t16ycに、信号VRFYBA1C が "H"となると、"0"または"2"書き込みデータ が保持されているデータ回路および"1"書き込み十分 のデータ回路では、nチャネルMOSトランジスタQn2 Cが"ON"であり、ノードN1はVCCとなる。信号 SAN 2、SAP 2がそれぞれ "L"、"H"となって フリップ・フロップFF2が非活性化され、信号ECH 2が "H" となってイコライズされる。この後、信号R V2A、RV2Bが"H"となる。その後時刻t17yc に、信号SAN2、SAP2がそれぞれ"H"、"L" となることで、ノードN1の電圧がセンスされラッチさ れる。

【0197】上記実施の形態では時刻t16ycにVRFY BA1CをVCCにすることにより、"O"書き込みお よび"2"書き込みする場合のMOS キャパシタQd1の ノードN1を、ノードN2の電位(1.5V)よりも高 くなるように充電している。 t16ycにRV2Bを例えば 1. 5 Vにしても良い。この場合、"O"書き込みまた は "2" 書き込みの場合には、ノードN6CがOVなの でnチャネルMOS トランジスタQn33がオンしN2は 0 Vになる。一方、"1"または"3"書き込みの場合 には、ノードN6CがVCC、N2が1.5Vなのでn チャネルMOS トランジスタQn33はオフし、N2は 1. 5 Vを保たれる。時刻 t 16yc に V R F Y B A 1 C を VCCにして行う、"O"書き込みおよび"2"書き込 みする場合のN1への充電はN2の電位(OV)よりも 大きければよいので、N1の充電は例えば0.5V程度 の低い電圧でよい。

【0198】以上のようにして、"3"書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分"3"書き込み状態となったか否かを検出する。メモリセルのデータが"3"であれば、フリップ・フロップFF1、FF2でノードN1の電圧をセンスしラッチすることで書き込みデータは"0"に変更される。メモリセルのデータが"3"でなければ、フリップ・フロップFF1、FF2でノードN1の電圧をセンスしラッチすることで書き込みデータは"3"に保持される。"0"または"1"または"2"書き込みデータを保持しているデータ回路の書き込みデータは変更されない。

【0199】書き込みベリファイ中、信号VRFYBB

Cは"H"、信号VRFYBB1Cは"L"、電圧VsはOVとする。

【0200】全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは"0"データになる。つまり書き込みが終了すると、ノードN4C、N6Cが"L"になる。これを検出することにより、全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。

【 0 2 0 1 】 図 2 8 は、書き込み終了一括検知トランジスタを有したデータ回路の回路図である。

【0202】書き込み終了の検出は例えば、図28に示すように書き込み終了一括検知トランジスタQn5C、およびQn6Cを用いればよい。ベリファイ読み出し後、まず、VRTCを、例えばVCCにプリチャージする。書き込みが不十分なメモリセルが1つでもあると、そのデータ回路のノードN4CまたはN6Cの少なくとも一方は"H"なのでnチャネルMOSトランジスタQn5CとQn6Cの少なくとも1つはオンし、VRTCはプリチャージ電位から低下する。すべてのメモリセルが十分に書き込まれると、データ回路6**-0、、6**-1、…、6**-m-1のノードN4C、N6Cが"L"になる。その結果、全てのデータ回路内のnチャネルMOSトランジスタQn5CおよびQn6CがオフになるのでVRTCはプリチャージ電位を保つ。

【0203】以上、第3の実施の形態に係るEEPRO Mを説明したが、ベリファイ読み出し、書き込み、通常 の読み出し等は、他の動作が可能である。

【0204】図36は、他のベリファイ読み出し動作を示す動作波形図である。

【0205】例えばベリファイ読み出しは、図36の動作波形図のように動作させても良い。

【0206】図36に示すベリファイ読み出しでは、時刻t12ycまでの動作は、図35に示すベリファイ読み出しと同様であり、時刻t12yc以降の動作が異なっている。

【0207】時刻t12ycに信号BLCA、BLCBが"H"とされ、ビット線の電位がN1、N2に転送される。メモリセルのしきい値が2.5 V以上である場合にはビット線BLaは1.5 V以上、2.5 V以下である場合にはビット線BLbは1.5 V以下である。その後、信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbとMOSキャパシタQd2は切り離される。この後、時刻t13zcに信号VRFYBA1Cが"H"となると、

"0" または"2" 書き込みデータが保持されているデータ回路及び"1" 書き込み十分のデータ回路では、n チャネルMOSトランジスタQn2が"ON"であり、ノードN1は1.5V以上となる。信号SAN2、SAP2がそれぞれ"L"、"H"となってフリップ・フロップFF2が非活性化され、信号ECH2が"H"となっ

てイコライズされる。この後、信号RV2A、RV2Bが"H"となる。その後時刻t14zcc、信号SAN2、SAP2がそれぞれ"H"、"L"となることで、ノードN1の電圧がセンスされラッチされる。

【0208】この後、図36に示されるように、書き込みデータの変換が更に行われる。時刻t15zcに、信号BLCA、BLCBが"H"とされ、ビット線の電位がN1、N2に転送される。再度、信号BLCA、BLCBが"L"となって、ビット線BLaとMOSキャパシタQd1、ビット線BLbとMOSキャパシタQd2は切り離される。この後時刻t16zcに、信号VRFYBACが"L"となると、"0"または"1"書き込みデータが保持されているデータ回路、および"2"書き込みが十分におこなわれたデータ回路では、pチャネルMOSトランジスタQp13が"ON"であり、ノードN1はVCCとなる。信号SAN1、SAP1がそれぞれ

"L"、"H"となってフリップ・フロップFF1が非活性化され、信号ECH1が"H"となってイコライズされる。この後、信号RV1A、RV1Bが"H"となる。その後、時刻 t^{17} zcに、信号SAN1、SAP1がそれぞれ"H"、"L"となることで、ノードN1の電圧がセンスされラッチされる。また、データ回路の回路構成も、図20に示す回路構成に限られるものではなく、他の回路構成であっても良い。

【0209】図37、図38、図39および図40はそれぞれ、データ回路の他の回路図である。

【0210】図37に示すデータ回路の、VRFYBA 1C、VRFYBB1Cの動作タイミングは、図28の データ回路と同様の動作タイミングを用いた場合(動作 波形図;図29、図33、図34、図35、図36)、 VCCを0V,0VをVCCにすればよい。なお、VR FYBAC,VRFYBBC、VRFYBA2C,VR FYBB2Cのタイミングは、図28のデータ回路を用 いた場合と同様である。

【0211】また、図38に示すデータ回路の、VRFYBAC, VRFYBBC、VRFYBA2C, VRFYBB2Cの動作タイミングは、図28のデータ回路を用いた場合(動作波形図;図29、図33、図34、図35、図36)、VCCをOV, OVをVCCにすればよい。なお、VRFYBA1C, VRFYBB1Cの動作タイミングは、図28のデータ回路を用いた場合と同様である。

【0212】また、図39に示すデータ回路の、VRF YBAC、VRFYBBCの動作タイミングは、図28 のデータ回路を用いた場合(動作波形図:図29、図3 3、図34、図35、図36)、VCCを0V,0Vを VCCにすればよい。なお、VRFYBA1C,VRF YBB1C、VRFYBA2C,VRFYBB2Cの動作タイミングは、図28のデータ回路を用いた場合と同様である。 【0213】また、図40に示すデータ回路の、VRFYBA2C、VRFYBB2Cの動作タイミングは、図28のデータ回路を用いた場合(動作波形図;図29、図33、図34、図35、図36)、VCCを0V,0VをVCCにすればよい。なお、VRFYBA1C,VRFYBB1C、VRFYBAC,VRFYBBCの動作タイミングは、図28のデータ回路を用いた場合と同様である。さらに、VRFYBA2C,VRFYBB2C,VRFYBB1CをVCCにする場合に、VCCの代わりに、VCC+Vth(VthはnチャネルMOSトランジスタのしきい値電圧)、あるいはVCC+2Vthにしても良い。この場合、nチャネルMOSトランジスタは、実質的な"しきい値落ち"を発生させずに、電位を転送できる。

【0214】また、上記第3の実施の形態では、読み出しおよびベリファイ読み出し時に、ビット線をプリチャージした後、非選択コントロールゲートCG1A, CG3A, CG4AをVCCにすることにより、CG1A, CG3A, CG4Aをゲート電極とするメモリセルをオンさせている。

【0215】これを、例えば非選択コントロールゲート CG1A, CG3A, CG4AはVCCにした後、フロ ーティングにし、その後、ビット線をプリチャージして も良い。あるいは、ビット線をプリチャージした後、非 選択コントロールゲートをVCCにし、その後、非選択 コントロールゲートをフローティングにしても良い。こ の場合、メモリセルを通じて、ビット線からソース線に 読み出し電流が流れる間に非選択コントロールゲートは フローティング状態である。読み出し電流が流れる間 は、非選択コントロールゲートをゲート電極とするメモ リセルのチャネルはOVから大きくなり、その結果、チ ャネルと非選択コントロールゲート間の容量結合によっ て非選択コントロールゲートの電位はVCCよりも大き くなる。このように非選択コントロールゲートの電位が VCCよりも大きくなると、非選択コントロールゲート をゲート電極とするメモリセルの抵抗が小さくなり、そ の結果読み出し電流が大きくなり、読み出しが高速化さ れる。

【 0 2 1 6 】<実施の形態4>次に、この発明の第4の 実施の形態に係る多値記憶NAND型EEPROMを説 明する。

【0217】なお、第4の実施の形態に係るEEPROMは、第2の実施の形態に係るEEPROMなどと同様に、図1、図2に示した構成と同様な構成を持つ。

【0218】図41は、この発明の第4の実施の形態に係るEEPROMが有するデータ回路の回路図である。図41に示すデータ回路は、4値記憶を例に構成されている。

【0219】図41に示すデータ回路は、2つのラッチ回路(第1のラッチ回路及び第2のラッチ回路)を含

む。書き込みの際には、2ビットの書き込みデータはこの2つのラッチ回路に蓄えられる。読み出しの際には、読み出した4値データはこの2つのラッチ回路に蓄えられ、その後IOA~IODを介してチップの外部へ出力される。

【0220】図41に示すように、nチャネルMOSトランジスタQn21、Qn22、Qn23とpチャネルMOSトランジスタQp9、Qp10、Qp11により構成されるフリップ・フロップFF1とnチャネルMOSトランジスタQn29、Qn30、Qn31とpチャネルMOSトランジスタQp16、Qp17、Qp18により構成されるFF2に、書き込み/読み出しデータをラッチする。また、これらはセンスアンプとしても動作する。

【0221】フリップ・フロップFF1、FF2は、「"0"書き込みをするか、"1"書き込みをするか、 "2"書き込みをするか、"3"書き込みをするか」を 書き込みデータ情報としてラッチし、メモリセルが 「"0"の情報を保持しているか、"1"の情報を保持 しているか、"2"の情報を保持しているか、"3"の 情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。

【O222】データ入出力線IOA、IOBとフリップ・フロップFF1は、nチャネルMOSトランジスタQn28、Qn27を介して接続される。データ入出力線IOC、IODとフリップ・フロップFF2は、nチャネルMOSトランジスタQn35、Qn36を介して接続される。データ入出力線IOA、IOB、IOC、IODは、図1に示されたデータ入出力バッファ5にも接続される。nチャネルMOSトランジスタQn27、Qn28のゲートは、NAND論理回路G3とインバータI5で構成されるカラムアドレスデコーダの出力に接続される。

【0223】nチャネルMOSトランジスタQn26、Qn34は、それぞれフリップ・フロップFF1、FF2を信号ECH1、ECH2が"H"となってイコライズする。nチャネルMOSトランジスタQn24、Qn32は、フリップ・フロップFF1、FF2とMOSキャパシタQd1の接続を制御する。nチャネルMOSトランジスタQn25、Qn33は、フリップ・フロップFF1、FF2とMOSキャパシタQd2の接続を制御する。

【0224】nチャネルMOSトランジスタQn50 C、Qn51Cで構成される回路は、活性化信号VRF YBACによって、フリップ・フロップFF1のデータ に応じて、MOSキャパシタQd1のゲート電圧を変更 する。nチャネルMOSトランジスタQn52C、Qn 53Dで構成される回路は、活性化信号VRFYBBC によって、フリップ・フロップFF1のデータに応じ て、MOSキャパシタQd2のゲート電圧を変更する。

nチャネルMOSトランジスタQn53C、Qn54 C、Qn55Cで構成される回路は、活性化信号VRF YBA2Cによって、フリップ・フロップFF1および FF2のデータに応じて、MOSキャパシタQd1のゲ ート電圧を変更する。nチャネルMOSトランジスタQ n56C、Qn57C、Qn58Cで構成される回路 は、活性化信号VRFYBB2Cによって、フリップ・ フロップFF1およびFF2のデータに応じて、MOS キャパシタQd2のゲート電圧を変更する。nチャネル MOSトランジスタQn1C、Qn2Cで構成される回 路は、活性化信号VRFYBA1Cによって、フリップ ・フロップFF2のデータに応じて、MOSキャパシタ Qd1のゲート電圧を変更する。nチャネルMOSトラ ンジスタQn3C、Qn4Cで構成される回路は、活性 化信号VRFYBB1Cによって、フリップ・フロップ FF2のデータに応じて、MOSキャパシタQd2のゲ ート電圧を変更する。

【0225】MOSキャパシタQd1、Qd2は、ディプリーション型nチャネルMOSトランジスタで構成され、ビット線容量より十分小さくされる。nチャネルMOSトランジスタQn37は、信号PREAによってMOSキャパシタQd1を電圧VAに充電する。nチャネルMOSトランジスタQn38は、信号PREBによってMOSキャパシタQd2を電圧VBに充電する。nチャネルMOSトランジスタQn39、Qn40は、信号BLCA、BLCBによって、データ回路3とビット線BLa、BLbの接続をそれぞれ制御する。nチャネルMOSトランジスタQn37、Qn38で構成される回路はビット線電圧制御回路を兼ねる。

【0226】次に、このように構成されたEEPROMの動作を、動作波形図に従って説明する。以下では制御ゲートCG2Aが選択されている場合を示す。

【0227】<読み出し動作>図42は、読み出し動作を示す動作波形図である。

【0228】図42に示すように、まず、時刻tw1、電 圧VA、VBがそれぞれ1.8V、1.5Vとなって、 ビット線BLa、BLbはそれぞれ1.8V、1.5V になる。次に、信号PREA、PREBが"L"となっ て、ビット線BLa、BLbはフローティングとなる。 続いて、時刻tw2に、制御ゲート・選択ゲート駆動回路 によって選択されたブロックの選択された制御ゲートC G2Aは1V、非選択制御ゲートCG1A、CG3A、 CG4Aと選択ゲートSG1A、SG2AはVCCにさ れる。選択されたメモリセルのしきい値が1V以下な ら、ビット線電圧は1.5Vより低くなる。選択された メモリセルのしきい値が1V以上なら、ビット線電圧は 1.8Vのままとなる。その後、信号SAN1、SAP 1がそれぞれ "L"、"H"となってフリップ・フロッ プFF1が非活性化され、信号ECH1が"H"となっ てイコライズされる。この後、時刻t3wに、信号RV1

A、R V 1 Bが"H"となる。時刻 t w4に、再度、信号 S A N 1、S A P 1 がそれぞれ"H"、"L"となることで、ノード N 1 の電圧がセンスされラッチされる。これで、「メモリセルのデータが"O"または"1"か、或いは"2"または"3"か」がフリップ・フロップ F F 1 によってセンスされ、その情報はラッチされる。

【0229】次に、メモリセルのしきい値が0V以上か 或いは、OV以下かが判定される。時刻tw5に、ビット 線BLaが1.8Vに、ダミービット線BLbが1.5 Vにプリチャージされ、その後フローティングにされ る。その後、時刻 t w6に選択された制御ゲートが O V に される。選択されたメモリセルのしきい値がOV以下な ら、ビット線電圧は1.5Vより低くなる。選択された メモリセルのしきい値がOV以上なら、ビット線電圧は 1.8Vのままとなる。信号SAN2、SAP2がそれ ぞれ "L"、"H"となってフリップ・フロップFF2 が非活性化され、信号ECH2が"H"となってイコラ イズされる。この後、時刻tw7に信号RV2A、RV2 Bが "H" となる。時刻tw8に、信号SAN2、SAP 2がそれぞれ "H"、"L"となることで、ノードN1 の電圧がセンスされラッチされる。これで、「メモリセ ルのデータが"0"か、或いは"1"または"2"また は"3"か」がフリップ・フロップFF2によってセン スされ、その情報はラッチされる。

【0230】図43は、時刻tw8のときにフリップ・フロップFF1、FF2がセンスし、ラッチしている読み出しデータを示す図である。この時のフリップフロップFF1、FF2のノードN3C、N5Cの電位は図43のようになる。

【0231】最後に、メモリセルに書き込まれたデータが「"0"または"1"または"2"か、あるいは"3"か」がセンスされる。時刻tw9にビット線BLaが1.8Vに、ダミービット線BLbが1.5Vにプリチャージされ、その後フローティングにされる。その後、時刻tw10に選択された制御ゲートが2Vにされる。選択されたメモリセルのしきい値が2V以下なら、ビット線電圧は1.5Vより低くなる。選択されたメモリセルのしきい値が2V以上なら、ビット線電圧は1.8Vのままとなる。時刻tw11にVRFYBA2CがVCCになる。

【0232】図43からわかるように、ノードN5Cが "High level" およびノードN3Cが "Low level" (つまりノードN4Cが "High level")になるのは "1" データの場合のみである。従って "1" データの場合のみnチャネルMOS トランジスタQn54C, Qn55C, Qn53Cがオンし、ノードN1がVCCになる。その後、信号SAN2、SAP2がそれぞれ

"L"、"H"となってフリップ・フロップFF2が非活性化され、信号ECH2が"H"となってイコライズされる。この後、時刻tw12に、信号RV2A、RV2

Bが"H"となる。時刻tw13 に、再度、信号SAN2、SAP2がそれぞれ"H"、"L"となることで、ノードN1の電圧がセンスされラッチされる。これで、「メモリセルのデータが"O"または"1"または"2"であるか、あるいは"3"か」がフリップ・フロップFF2によってセンスされ、その情報はラッチされる。

【 0 2 3 3 】 図 4 4 は、フリップ・フロップ F F 1、F F 2 がセンスし、ラッチする読み出しデータを示す図である。

【 O 2 3 4 】フリップ・フロップFF1およびFF2に 保持された2ビットのデータは時刻tw14 にCENBが 活性化されることにより、チップ外部に出力される。

【0235】書き込み動作、および書き込みベリファイ 読み出し動作はそれぞれ、第3の実施の形態と、ほぼ同 様に行えばよい。

【0236】また、第4の実施の形態では、ワード線に 所定の読み出し電圧(例えばOV、1V、2V)を印加 する前に、毎回ビット線及びダミービット線をプリチャ ージしている。

【0237】これに対し、第3の実施の形態では、読み出し及びベリファイ読み出し時に、まず最初にビット線及びダミービット線をプリチャージし、その後はプリチャージせず、ワード線の読み出し電圧を変化(例えば0Vから1V、2V)させている。このような第3の実施の形態においても、読み出し、あるいはベリファイ読み出し時に、ワード線に読み出し電圧(例えば0V、1V、2V)を印加する毎に、上記第4の実施の形態のようにビット線及びダミービット線をプリチャージするようにしても良い。

【0238】以上、この発明を第1~第4の実施の形態により説明したが、これら第1~第4の実施の形態において、下記のような、さらなる変形が可能である。

【0239】図45は、変形されたカラム構成を有する EEPROMの構成図である。

【0240】上記第1~第4の実施の形態では、左右一つずつのビット線BLに、一つのデータ回路6**が対応したものを説明したが、左右複数ずつビット線BLに、一つのデータ回路6**が対応した形に変更することができる。

【0241】図45に示すように、変形されたカラム構成を有するEEPROMでは、4本のビット線BLai-1~BLai-4、またはBLbi-1~BLbi-4(iは0~3)に対して、データ回路6**-0~6**-mのうちの一つが設けられている。

【0242】以下、メモリセルアレイ1A側を例にとり 説明する。

【0243】4本のビット線BLai-1~BLai-4の うち、例えばBLai-1を選択するときには、データ回 路側のトランスファゲート回路7*Aを駆動する駆動信 号BLC1~BLC4のうち、信号BLC1を"H"レベルとし、他の信号BLC2~4をそれぞれ、"L"レベルとする。

【0244】また、同時に、非選択ビット線制御回路側のトランスファゲート回路7**Aを駆動する駆動信号BLC1D~BLC4Dのうち、信号BLC1Dを"L"レベルとし、他の信号BLC2D~4Dをそれぞれ、

"H"レベルとする。これにより、選択されたビット線 BL i -1だけがデータ回路 6^{**} -0~ 6^{**} -nに接続される。

【0245】これにより、選択されたビット線BLai-1だけがデータ回路6**-0~6**-mに接続され、選択されていないビット線BLai-2~BLai-4はそれぞれ、非選択ビット線制御回路20-0A~20-mAに接続される。非選択ビット線制御回路20-0A~20-mAは、選択されていないビット線BLai-2~BLai-4の電位を制御する。

【0246】また、メモリセルアレイ1A、1Bに集積されるメモリセルは、NAND型のセルに限られることはなく、以下に説明するようなセルでも、この発明の実施が可能である。

【0247】図46は、NOR型のセルが集積されたメモリセルアレイを示す図である。図46に示すNOR型のセルは、ビット線BLに、選択ゲートを介して接続されている。

【0248】図47は、他のNOR型のセルが集積されたメモリセルアレイを示す図である。図47に示すNOR型のセルは、ビット線BLに、直接に接続されている。

【0249】図48は、グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図48に示すように、グランドアレイ型のセルは、ビット線BLとソース線VSとを並行に配置したものである。グランドアレイ型のセルは、NOR型のメモリの一つである。

【0250】図49は、他のグランドアレイ型のセルが 集積されたメモリセルアレイを示す図である。図49に 示すグランドアレイ型のセルは、データを消去するとき に使用される消去ゲートEGを有している。また、制御 ゲートCGの一部を、メモリセルトランジスタのチャネ ルにオーバーラップさせた、いわゆるスプリットチャネ ル型になっている。

【0251】図50は、交互グランドアレイ型のセルが 集積されたメモリセルアレイを示す図である。図50に 示すように、交互グランドアレイ型のセルは、ビット線 BLとソース線VSとを並行に配置した点でグランドア レイ型のセルと一致するが、ビット線BLとソース線V Sとを交互に切り替えることが可能な点が相違している

【0252】図51は、他の交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図5

1に示す交互グランドアレイ型のセルは、図50に示したグランドアレイ型のセルと同様な構成を有している。

【0253】図52は、DINOR (Divided NOR)型のセルが集積されたメモリセルアレイを示す図である。図52に示すように、DINOR型のセルは、ビット線BLとソース線VSとの間に、ビット線側選択トランジスタを介して、例えば4つのメモリセルトランジスタが並列に接続されて構成される。

【0254】図53は、AND型のセルが集積されたメモリセルアレイを示す図である。図53に示すように、AND型のセルは、ビット線BLとソース線VSとの間に、ビット線側選択トランジスタおよびソース線側選択トランジスタを介して、例えば4つのメモリセルトランジスタが並列に接続されて構成される。

【0255】上記第1~第4の実施の形態によれば、データ書き込みを行う際に、少なくとも1つのビット線電圧制御回路によって、ビット線を所望のビット線書き込み制御電圧に充電する。これにより、簡単な回路構成で、n値書き込みデータに応じたビット線書き込み制御電圧をビット線に印加するビット線電圧制御回路を実現できる。よって、カラム系回路の規模が小さくなり、チップサイズを小さくでき、低コストのn値記憶EEPROMを得ることができる。

【 O 2 5 6 】例えばメモリセルへの書き込みデータをラッチ、およびメモリセルからの読み出しデータをセンス・ラッチする、多値のデータの数を 2 [®] (mは 2以上の自然数)= n 値としたとき、フリップ・フロップ回路の数をm 個にできるので、カラム系回路の回路規模を小さくできる。そして、ベリファイ中、再度、書き込みを行うか否かを判断する判断回路とを具備するが、この判断回路を、前記ベリファイ中に、データラッチ・センスアンプ回路に、ベリファイ読み出し結果に応じて、更新されていく書き込みデータによって制御するように構成している

【0257】なお、上記多値のデータの数nは、 $2^{(n-1)} < n \le 2^n$ を満たす自然数であれば良い。

[0258]

【発明の効果】以上説明したように、この発明によれば、カラム系回路の回路規模が小さくなり、高集積化に適した不揮発性半導体記憶装置を提供できる。

【図面の簡単な説明】

【図1】図1はこの発明の第1の実施の形態に係る多値記憶NAND型EEPROMの構成を示す構成図。

【図2】図2は図1に示すメモリセルアレイおよびカラム系回路の構成を示す構成図。

【図3】図3は図2に示すメモリセルからデータを読み出すときを示す図で、(a)図は電圧の入力状態を示す図、(b)図は電圧の入力波形とビット線に現れる出力波形とを示す図。

【図4】図4はビット線に現れる出力電圧とメモリセル

の数とを関係を示す図。

【図5】図5は図2に示すデータ回路の回路図。

【図6】図6は読み出し動作を示す動作波形図。

【図7】図7はフリップ・フロップがセンスしラッチする読み出しデータを示す図。

【図8】図8はフリップ・フロップがラッチする書き込 みデータを示す図。

【図9】図9は書き込み動作を示す動作波形図。

【図10】図10はベリファイ読み出し動作を示す動作 波形図。

【図11】図11は4値記憶のときのメモリセルトランジスタのしきい値分布を示す図。

【図12】図12はこの発明の第2の実施の形態に係る EEPROMが有するデータ回路の回路図。

【図13】図13は読み出し動作を示す動作波形図

【図14】図14はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。

【図15】図15はフリップ・フロップがセンスしラッチする読み出しデータを示す図。

【図16】図16は書き込み動作の概略を示す概略図。

【図17】図17はフリップ・フロップがラッチする書 き込みデータを示す図。

【図18】図18は書き込み動作(プログラム第1サイクル)を示す動作波形図。

【図19】図19はベリファイ読み出し動作(ベリファイ読み出し第1サイクル)を示す動作波形図。

【図20】図20はフリップ・フロップがラッチしているデータを示す図。

【図21】図21は書き込み終了一括検知トランジスタ を有したデータ回路の回路図。

【図22】図22は書き込み動作(プログラム第2サイクル)を示す動作波形図。

【図23】図23はベリファイ読み出し動作(ベリファイ読み出し第2サイクル)を示す動作波形図。

【図24】図24はフリップ・フロップがラッチしているデータを示す図。

【図25】図25は他のベリファイ読み出し動作(ベリファイ読み出し第1サイクル)を示す動作波形図。

【図26】図26はデータ回路の他の回路図。

【図27】図26はデータ回路の他の回路図。

【図28】図28はこの発明の第3の実施の形態に係る EEPROMが有するデータ回路の回路図。

【図29】図29は読み出し動作を示す動作波形図。

【図30】図30はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。

【図31】図31はフリップ・フロップがセンスしラッチする読み出しデータを示す図。

【図32】図32はフリップ・フロップがラッチする書き込みデータを示す図。

【図33】図33は書き込み動作を示す動作波形図。

【図34】図34はベリファイ読み出し動作を示す動作 波形図.

【図35】図35はベリファイ読み出し動作を示す動作 波形図。

【図36】図36は他のベリファイ読み出し動作を示す動作波形図。

【図37】図37はデータ回路の他の回路図。

【図38】図38はデータ回路の他の回路図。

【図39】図39はデータ回路の他の回路図。

【図40】図40はデータ回路の他の回路図。

【図41】図41はこの発明の第4の実施の形態に係る EEPROMが有するデータ回路の回路図。

【図42】図42は読み出し動作を示す動作波形図。

【図43】図43はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。

【図44】図44はフリップ・フロップがセンスし、ラッチする読み出しデータを示す図。

【図45】図45は変形されたカラム構成を有するEE PROMの構成図。

【図46】図46はNOR型のセルが集積されたメモリ セルアレイを示す図。

【図47】図47は他のNOR型のセルが集積されたメモリセルアレイを示す図。

【図48】図48はグランドアレイ型のセルが集積されたメモリセルアレイを示す図。

【図49】図49は他のグランドアレイ型のセルが集積されたメモリセルアレイを示す図。

【図50】図50は交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図。

【図51】図51は他の交互グランドアレイ型のセルが 集積されたメモリセルアレイを示す図。

【図52】図52はD I NOR型のセルが集積されたメ モリセルアレイを示す図。

【図53】図53はAND型のセルが集積されたメモリ セルアレイを示す図。

【符号の説明】

 $1 \cdots$ メモリセルアレイ、

2…ロウ系回路、

3…カラム系回路、

4…アドレスバッファ、

5…データ入出力回路

6**…データ回路、

7…トランスファゲート回路、

MC…メモリセル、

M…メモリセルトランジスタ、

S…選択トランジスタ、


SG…選択ゲート、

CG…制御ゲート、


BL…ビット線。

FF…フリップフロップ回路。

【図1】



【図4】 【図14】



	"o"	"("	"2*	"3"
ИЗ	L	L	H	н
N5	3).	L	1	H

よみ出時、時刻 大RR Z'のフリップクロップ FF1, FF2a FF の電金

6V

67

27

67

2V-Vt


【図3】

]|-- SG ! = 6V SG1B-][- CG1=6V вьы BLbC BLbm-1 BLbm メモリセル CG1B CG2B CG3B CG4B メモリセル メモリセル メモリセル -]||- cc2=2V ું⊪ œ3=6v SG2B-<u>Тис</u> мс SG1, SG2 VSb -]||- CG4=6V CG1, CG3~4 BLCB-SG2 = 6V Vs = 6 V 7B [/] CG2 ٧s データ 回路 データ 回路 データ 回路 BL 3**/ CSL 7 6**-1 CSL 7 6**-m-1 CSL 7 6**-0 7A. BLCA (b) VSa SG2A (a) CG4A CG3A CG2A CG1A メモリセル メモリセル メモリセル BLa0 BLa1 BLam SG1A


【図2】

【図7】			【図8】					
	"O"	u ju	11 2 11					,
				-		110 "	"1"	"2"
(EH) AOI	<u> </u>	1-1	+		(EN) ACE	Н		/
TOB (N4)	$\vdash \vdash$	L					H	
IOC (NS)	<u> </u>	H			JOB (N4)		11	
(DD(V6)					TOC (NS)	H	_ 	
DDGG		L.	H		IOD (N6)	L	<u></u>	H
読み出しずり書きらみでより								

【図5】








【図11】


【図30】



	"O"	ti [11	"2"	"3 "
IOA (N3C)	L_	Н	L	H
TOB (M4C)	 -1	L_	\vdash	L
10C(N2C)	L	<u></u>	H	H
IOD(NEC)	Н	[L	L

よみ出しデータ

【図9】



【図15】

	"O"	v ["	2"	"3"
IOA (N3)	1	L	H	Н
IOB(N4)	1-1	H	L	L
IOC(N5)	1	H	H	<u>l_</u> .
IOD(N6)	Н	L		H


読み出しデータ

【図17】


	"O"	" (#	"2"	"3"
IOA (N3)	Н	<u> </u>	L	L
10B (N4)			i.H	H
10d(N5)	H	L	H	
TOĐ(N6)				

書き込みデータ

【図10】



【図12】



【図20】

	10"	« / "	"2"	"3"
N3	H	Н	H	H
N4		<u></u>	<u> </u>	L
N5	H	4	Н	Н
N6	L	Н	4	


"2"書き込みおよぶ"3"書き込みなるメモリセルが"すべ"2+分に書き込まれた時のフリップのトドの電位

【図24】

	"O°	"1"	"2"	"3"
<i>N</i> 3	[—(4	H	\forall
N4_	L	L	<u></u>	L
N5	Н	H	H	Н
Ne	1		۷	4

すか"2の選択Xモリセにが"+分に 書きひまれた時のフリーク» フロップの /-ドの電位

【図13】




【図43】

【図44】


	"0"	"1"	"2"	"3"
N3G		4	H	H
N5C	L	Н	Н	H

	"O"	uj#	"2"	["3"]
N3G) . <u>L</u>		H	Н
N5C	L	H	_	H /

【図16】









プログラム第1サイクル


【図19】




【図21】



【図22】



プロク"ラム第2サイクル




【図31】


	"O"	"1"	¹¹ 2*	"3"
N3C	L-	H	Н	H
N5¢	<i>L</i> -	4	Н	H

よみ出し時、時刻 大nm での フリップフロップ FF1, FF2 の 1-ドの電位


【図46】



【図25】



【図26】




【図32】


	"O"	* ["	"2"	"3 <i>"</i> "
IOA (N3C)	H	H	L	
10B (N4C)	<u>L</u>		H	- - +
10c(N5C)	H	L	<u> </u>	<u> </u>
IOD(N6C)		H	_L_	<u></u>


書き込みデータ

【図47】





【図27】






【図28】







【図29】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】



【図41】




【図42】



20-mA

非選択ビット線 制御回路


【図45】



-20**-**0A

非選択ビット線 制御回路

【図52】



【図53】

